

91880, 92834

#### (13)特許協力条約に基づいて公開された国際出版

#### (19) 世界知的所有権機關 国歌事若愚



(43) 国際公開日 2001年1月25日(25.01.2001)

PCT

(10) 国際公開番号

(51) 国際特許分類":

WO 01/06484 A1

G09G 3/32

(74) 代理人: 佐藤雅久(SATOH, Takahiza); 〒111-0052 京 京都合東区標構2丁目4巻2号 宮木ビル4階 創進国際 特許事務所 Tokyo (JP)。

(21) 国際出題書号:

PCT/JP00/04763

(22) 国際出版日:

2000年7月14日 (14.07.2000)

(81) 指定国 (国内): JP, KR, US.

(25) 国際出額の言語:

日本語

(84) 指定国 (広域): ヨーロッパ特許 (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).

(26) 国際公開の言語:

日本語

添付公開書類:

国際国主報合書

(30) 優先権データ: 特顯平11/200843

1999年7月14日(14.07.1999) JP

2 文字コード及び他の場面については、定期発行される 各PCTガゼットの巻葉に掲載されている「コードと略語 のガイダンスノート」を参照。


(71) 出版人(朱国を除く全ての指定国について): ソニー# 式会社 (SONY CORPORATION) [/P//P]; 〒141-0001 東京都品川区北島川6丁酉7番35号 Tokyo (JP)。

(72) 秀明者; および

(75) 発明者/出版人 (米面についてのみ): 油本 昭 (YU-MOTO, Aktra) [JP/JP]; 〒141-0001 東京都島川区北島 川6丁目7番35号 ソニー株式会社内 Tokyo (JP).

(54) THE: CURRENT DRIVE CIRCUIT AND DISPLAY COMPRISING THE SAME, PIXEL CIRCUIT, AND DRIVE METHOD

(54) 免明の名称: 電流解棄日訴及びそれを用いた表示装置、顕音回路、並びに認識方法。



(57) Abstract: A display including a current drive circuit capable of supplying a desired current to a light-emitting clement in each pixel stably and accurately irrespective of the characteristic variations of active elements in the pixel, thereby providing a high-definition image. Each pixel is composed of a receiving translator (TF13) for receiving a signal current (Iw) from a data line (data) when a scanning line (seenA) is selected, a converting translator (TFT1) for converting the current level of the received signal current (Iw) to a voltage level and holding the voltage level, and a driving transistor (TFT3) for allowing a drive current having a current level corresponding to the held voltage level to flow through light-emitting element (OLED). The converting thin film transister (IFT1) generates the converted

voltage level at its gate by allowing the signal current (Iw) through its channel, and a capacitor (C) holds the voltage level at the gate of the transistor (TFT1). The transistor (TFT2) allows the drive current having a current level corresponding to the voltage level held by the capacitor (C) to flow through the light-emitting element (OLED).

(57) 要約:

画案内部の能動素子の特性はらつきによらず、安定且つ正確に各画素の発光素子に所望の電池を供給可能な電流駆動回路を含み、結果として高品位な画像を表示することが可能な表示装置であって、各画素は、走査線scanAが選択された時データ線dataから信号電流IWを取り込む受入用トランジスタTFT3と、取り込んだ信号電流IWの電流レベルを一旦電圧レベルに変換して保持するを換用トランジスタTFT1と、保持された電圧レベルに応じた電流レベルを有する駆動電流を発光素子OLEDに流す駆動用トランジスタTFT2とからなる。変換用薄膜トランジスタTFT1は、TFT3によって取り込まれた信号電流IWを自身のチャネルに流して変換された電圧レベルを自身のゲートに発生させ、容量CはTFT1のゲートに生じた電圧レベルを保持する。TFT2は、Cに保持された電圧レベルに応じた電流レベルを存けする。TFT2は、Cに保持された電圧レベルに応じた電流レベルを有する駆動電流を発光素子OLEDに流す。

## 明細書

# 電流駆動回路及びそれを用いた表示装置、菌素回路、並びに駆動方法

#### 技術分野

本発明は、有機エレクトロルミネッセンス (EL) 素子等の、電流によって輝度が制御される発光素子等を駆動する電流駆動回路、及びこの電流駆動回路により駆動される発光素子を各国素毎に備えた表示装置、国素回路、並びに発光素子の駆動方法に関する。より詳しくは、各国素内に設けられた絶縁ゲート型電界効果トランジスタ等の能動素子によって発光素子に供給する電流量を制御する電流駆動回路およびそれを用いた所謂アクティブマトリクス型の画像表示装置に関する。

#### 背景技術

一般に、アクティブマトリクス型の関係表示装置では、多数の関素をマトリクス状に並べ、与えられた輝度情報に応じて関素係に光強度を制御することによって関係を表示する。電気光学物質として液晶を用いた場合には、各関素に書き込まれる電圧に応じて関素の透過率が変化する。電気光学物質として有機エレクトロルミネッセンス(EL)材料を用いた場合と同様である。しかし液晶ディスプレイと異なり、有機ELディスプレイは各国素に発光素子を有する、所屬自発光型であり、液晶ディスプレイに比べて関係の視認性が高い、バックライトが不要、応答速度が速い等の利点を有する。個々の発光素子の輝度は電流量によって制御される。即ち、発光素子が電流駆動型或いは電流制御型であるという点で液晶ディスプレイ等とは大きく異なる。

液晶ディスプレイと同様、有機ELディスプレイもその駆動方式として単純マ

トリクス方式とアクティブマトリクス方式とが可能である。前者は構造が単純で あるものの大型且つ高符細のディスプレイの実現が困難であるため、アクティブ マトリクス方式の開発が盛んに行われている。アクティブマトリクス方式は、各 圖素に設けた発光素子に流れる電流を圖素内部に設けた能動素子(一段には、絶 継ゲート型電界効果トランジスタの一種である薄膜トランジスタ、以下TFTと **呼ぶ場合がある)によって制御する。このアクティブマトリクス方式の有機EL** ディスプレイは例えば特別平8-284883号公報に関示されており、一箇案 分の等価回路を図Iに示す。画素は発光素子OLED、第一の薄膜トランジスタ TPT1、第二の薄膜トランジスタTPT2及び保持容量Cからなる。発光素子 は有機エレクトロルミネッセンス(BL)素子である。有機EL素子は多くの場 合整液性があるため、OLED(有機発光ダイオード)と呼ばれることがあり、 図では発光素子OLEDとしてダイオードの記号を用いている。但し、発光素子 は必ずしもOLEDに限るものではなく、素子に流れる電流量によって輝度が制 御されるものであればよい。また、発光素子に必ずしも整流性が要求されるもの ではない。図示の例では、TFT2のソースを基準電位(接地電位)とし、発光 素子OLEDのアノード(搭包)はVdd (電銀電位)に接続される一方、カソ ード (機能) はTFT2のドレインに接続されている。一方、TFT1のゲート は走査練scanに接続され、ソースはデータ線dataに接続され、ドレイン は保持容量C及びTFT2のゲートに接続されている。

画素を動作させるために、まず、定査練scanを選択状態とし、データ線dataに輝度情報を表すデータ電位VWを印加すると、TFT1が等通し、保持容量Cが充電又は放電され、TFT2のゲート電位はデータ電位VWに一致する。 定査線scanを卵選択状態とすると、TFT1がオフになり、TFT2は電気的にデータ線dataから切り離されるが、TFT2のゲート電位は保持容量Cによって安定に保持される。TFT2を介して発光素子OLEDに流れる電流は、TFT2のゲート/ソース開電圧Vgsに応じた値となり、発光素子OLE

DはTFT2を通って供給される電流量に応じた輝度で発光し続ける。

さて、TFT2のドレイン/ソース間に流れる電流をIdsとすると、これが OLEDに流れる駆動電流である。TFT2が飽和領域で動作するものとすると 、Idsは以下の式で表される。

 $Ids = \mu \cdot Cox \cdot W/L/2 (Vgs-Vth)$  \*  $= \mu \cdot Cox \cdot W/L/2 (Vw-Vth)$  \* 2 … (1)
ここでCoxは単位面積辺りのゲート容量であり、以下の式で与えられる。  $Cox=\epsilon 0 \cdot \epsilon r/d$  … (2)

- (1) 式及び(2) 式中、VthはTFT2の関値を示し、μはキャリアの移動技を示し、Wはチャネル幅を示し、Lはチャネル長を示し、ε0は真空の勝電率を示し、εrはゲート絶縁膜の比勝電率を示し、dはゲート絶縁膜の厚みを示している。
- (1)式によれば、面素へ書き込む電位VWによってIdsを制卸でき、結果として発光素子OLEDの輝度を制卸できることになる。ここで、TFT2を飽和領域で動作させる理由は次の通りである。即ち、飽和領域においてはIdsはVgsのみによって制卸され、ドレイン/ソース間電圧Vdsには依存しないため、OLEDの特性ばらつきによりVdsが変動しても、所定量の駆動電流IdsをOLEDに施すことができるからである。

上述したように、図1に示した画素の図路構成では、一度VWによる書き込みを行えば、次に書き換えられるまで一定査サイクル(一フレーム)の間、OLE Dは一定の輝度で発光を継続する。このような画素を図2のようにマトリクス状に多数配列すると、アクティブマトリクス型表示装置を構成することができる。 図2に示すように、従来の表示装置は、所定の走査サイクル(例えばNTSC規格に従ったフレーム周期)で画素25を選択するための走査線scan1万至8canNと、画素25を駆動するための輝度情報(データ電位VW)を与えるデータ線はataとがマトリクス状に配股されている。走査線scan1万至8c

■ n Nは走査線駅動回路 2 1 に接続される一方、データ線 d a t a はデータ線型 動回路 2 2 に接続される。走査線駅動回路 2 1 によって走査線 s c a n 1 乃至 s c a n Nを順次選択しなから、データ線駅動回路 2 2 によってデータ線 d a t a から V W による書き込みを繰り返すことにより、所望の画像を表示することがで きる。単純マトリクス型の表示装置では、各画業に含まれる発光素子は、選択さ れた瞬間にのみ発光するのに対し、図 2 に示したアクティブマトリクス型の表示 装置では、書き込み終了後も各画素 2 5 の発光素子が発光を継続するため、単純 マトリクス型に比べ発光素子の駅動電流のレベルを下げられるなどの点で、取り 分け大型高精細のディスプレイでは有利となる。

図3は、図2に示した画案25の断面構造を模式的に表している。但し、図示 を容易にするため、OLEDとTFT2のみを表している。OLEDは、透明電 極10、有機EL層11及び金属電極12を順に重ねたものである。透明電極1 0 は西素毎に分離しておりOLEDのアノードとして機能し、例えばITO等の 透明導電膜からなる。金属電極12は顕素調で共通接続されており、OLEDの カソードとして機能する。即ち、金属電極12は所定の電源電位Vddに共選接 続されている。有機EL層11は例えば正孔輸送層と電子輸送層とを重ねた複合 膜となっている。例えば、アノード(正孔注入電極)として機能する透明電極 1 Oの上に正孔輸送層としてDiamyneを素着し、その上に電子輸送層として A1g3を蒸着し、更にその上にカソード(電子往入電極)として機能する金属 電艦12を成膜する。尚、Alq3は、8-hydroxy quinolin e aluminumを表している。このような積層構造を有するOLEDは一 例に過ぎない。かかる構成を有するOLEDのアノード/カソード間に順方向の 電圧(10V程度)を印加すると、電子や正孔等キャリアの注入が起こり、発光 が観測される。OLEDの動作は、正孔輸送層から注入された正孔と電子輸送層 から注入された電子より形成された節起子による発光と考えられる。

一方、TFT2はガラス等からなる基板1の上に形成されたゲート電極2と、

その上面に重ねられたゲート絶縁膜3と、このゲート絶縁膜3を介してゲート電 概2の上方に重ねられた半導体薄膜4とからなる。この半導体薄膜4は例えば多 結晶シリコン薄膜からなる。TFT2はOLEDに供給される電流の通路となる ソースS、チャネルCh及びドレインDを備えている。チャネルChは丁度ゲー ト電極2の直上に位置する。このボトムゲート構造のTFT2は層間絶縁膜5に より被覆されており、その上にはソース電極8及びドレイン電極7が形成されて いる。これらの上には別の層間絶縁膜9を介して前述したOLEDが成膜されて いる。なお、図3の例ではTFT2のドレインにOLEDのアノードを接続する 為、TFT2としてPチャネル薄膜トランジスタを用いている。

アクティブマトリクス型有機ELディスプレイにおいては、能職素子として一般にガラス基板上に形成されたTFT(Thin Film Transistor、薄膜トランジスタ)が利用されるが、これは次の理由による。すなわち、有機ELディスプレイは直視型であるという性質上、そのサイズは比較的大型となり、コストや製造設備の制約などから、能職素子の形成のために単結晶シリコン基板を用いることは現実的でない。更に、発光素子から光を取り出すために、有機EL層のアノード(特征)として、通常は透明導電膜であるITO(Indium Tin Oxide)が使用されるが、ITOは一般に有機EL層が耐えられない高温下で成膜されることが多く、この場合1TOは有機EL層が形えられない高温下で成膜されることが多く、この場合1TOは有機EL層が形成される以前に形成しておく必要がある。従って、製造工程は概ね以下のようになる。

再び図3を参照すると、先ずガラス蒸板1上にゲート電価2、ゲート絶縁膜3、アモルファスシリコン (Amorphous Silicon、非晶質シリコン) からなる半導体薄膜4を順次堆積・パタニングし、TPT2を形成する。場合によってはアモルファスシリコンをレーザアニール等の熱処理によってポリシリコン (多結晶シリコン) 化することもある。その場合一般的に、アモルファスシリコンに比べてキャリア移動度が大きく、電流駆動能力の大きなTFT2を作

ることができる。次に、発光素子OLEDのアノードとなるITO透明電極10 を形成する。続いて、有機EL層11を堆積し、発光素子OLEDを形成する。 最後に、金属材料(例えばアルミニウム)によって発光素子のカソードとなる金 属電転12を形成する。

この場合、光の取り出しは基板1の裏側(下面側)からとなるので、基板1には透明な材料(通常はガラス)を使用する必要がある。かかる事情から、アクティブマトリクス型有機ELディスプレイでは、比較的大型のガラス基板1が使用され、能動素子としてはその上に形成することが比較的容易なTFTが使用されるのが普通である。最近では光を基板1の表側(上面側)から取り出す試みもある。この場合の断面構造を図4に示す。図3と異なる点は、発光素子OLEDを金属電極12a、有機EL層11及び透明電極10aを順に重ね、TFT2としてNチャネルトランジスタを用いたことである。

その場合においては、差板1はガラスのように透明である必要はないが、大型の基板上に形成するトランジスタとしては、中はりTFTが利用されるのが一般的である。ところが、TFTの形成に使用されるアモルファスシリコンやポリシリコンは、単結最シリコンに比べて結晶性が悪く、伝導機構の制御性が悪いために、形成されたTFTは特性のばらつきが大きいことが知られている。特に、比較的大型のガラス基板上にポリシリコンTFTを形成する場合には、ガラス基板の散変形等の問題を避けるため、通常、上途したようにレーザアニール法が用いられるが、大きなガラス基板に均一にレーザエネルギーを照射することは難しく、ポリシリコンの結晶化の状態が基板内の場所によってばらつきを生ずることが激けられない。

この結果、同一基板上に形成したTFTでも、そのVth (関値)が図案によって数百mV、場合によっては1V以上ばらつくことも希ではない。この場合、例えば異なる図案に対して同じ信号電位Vwを書き込んでも、図案によってVthがばらつく結果、前掲の(1)式に従って、OLEDに流れる電流Idsは到

WO 01/06484 PCT/JP00/04763

素毎に大きくばらついて全く所望の値からはずれる結果となり、ディスプレイとして高い面質を期待することはできない。これはVthのみではなく、キャリア移動度 μ等(1)式の各パラメータのばらつきについても同様のことが言える。また、上記の各パラメータのばらつきは、上述のような画素間のばらつきのみならず、製造ロット毎、あるいは製品毎によってもある程度は変動することが避けられない。このような場合は、OLEDに流すべき所望の電流 I d s に対し、データ練電位 V Wをどう設定すべきかについて、製品毎に(1)式の各パラメータの出来上がりに応じて決定する必要があるが、これはディスプレイの量産工程においては非現実的であるばかりでなく、環境温度によるTFTの特性変動、更に長期間の使用によって生ずるTFT特性の経時変化については対策を講ずることが極めて難しい。

## 発明の開示

本発明の目的は、国素内部の能動素子の特性ばらつきによらず、安定且つ正確 に面素の発光素子等に所望の電流を供給できる電流駆動回路、およびそれを用い 、結果として高品位な画像を表示することが可能な表示装置、画素回路、並びに 発光素子の駆動方法を提供することにある。

上記目的を達成する為に以下の手段を辞じた。即ち本発明にかかる表示装置は、走査線を顕次選択する定査線駆動回路と、輝度情報に応じた電流レベルを有する信号電流を生成して逐次データ線に供給する電流源を含むデータ線駆動回路と、各定査線及び各データ線の交差部に配されていると共に、駆動電流の供給を受けて発光する電流駆動型の発光素子を含む複数の調素とを備えている。特徴事項として、当該国素は、当該定査線が選択された時当該データ線から信号電流を取り込む受入部と、取り込んだ信号電流の電流レベルを一旦電圧レベルに変換して保持する変換部と、保持された電圧レベルに応じた電流レベルを有する駆動電流を当該発光素子に流す駆動部とからなる。具体的には、前記変換部は、ゲート、

ソース、ドレイン及びチャネルを備えた変換用絶縁ゲート型電界効果トランジスタと、前配ゲートに接続した容量とを含んでおり、前配変換用絶縁ゲート型電界効果トランジスタは、前配受入部によって取り込まれた信号電流を前配チャネルに流して変換された電圧レベルを前配ゲートに発生させ、前配容量は前配ゲートに生じた電圧レベルを保持する。更に前配変換部は、前配変換用絶縁ゲート型電界効果トランジスタのドレインとゲートとの間に挿入されたスイッチ用絶縁ゲート型電界効果トランジスタを含んでいる。前配スイッチ用絶縁ゲート型電界効果トランジスタを含んでいる。前配スイッチ用絶縁ゲート型電界効果トランジスタのドレインとゲートを電気的に接続してソースを基準とする電圧レベルを管圧レベルに変換する時に導通し、前配変換用絶縁ゲート型電界効果トランジスタのドレインとゲートを電気的に接続してソースを基準とする電圧レベルをゲートに生ぜしめる一方、前配スイッチ用絶縁ゲート型電界効果トランジスタのドレベルを前配容量に保持する時に遮断され、前配変換用絶縁ゲート型電界効果トランジスタのゲート及びこれに接続した前配容量をドレインから切り離す。

一実施形態では、前記駆動部は、ゲート、ドレイン、ソース及びチャネルを備えた駆動用絶縁ゲート型電界効果トランジスタは、前記容量に保持された電圧レベルをゲートに受け入れそれに応じた電流レベルを有する駆動電流をチャネルを介して前記発光素子に流す。前記変換用絶縁ゲート型電界効果トランジスタのゲートと前記駆動用絶縁ゲート型電界効果トランジスタのゲートと前記駆動用・一下型電界効果トランジスタのゲートとが直接に接続されてカレントミラー団路を構成し、信号電流の電流レベルと駆動電流の電流レベルとが比例関係となる様にする。前記駆動用絶縁ゲート型電界効果トランジスタは、顕素内で対応する変換用絶縁ゲート型電界効果トランジスタの近傍に形成されており、前記変換用絶縁ゲート型電界効果トランジスタの近傍に形成されており、前記変換用絶縁ゲート型電界効果トランジスタと関等の関電圧を有する。前記駆動用絶縁ゲート型電界効果トランジスタと関等の関電圧を有する。前記駆動用絶縁ゲート型電界効果トランジスタと関等の関電圧を有する。前記駆動用絶縁ゲート型電界効果トランジスタと関等の関電圧を有する。前記駆動用絶縁ゲート型電界効果トランジスタは飽和領域で動作し、そのゲートに印加された電圧レベルと関電圧との差に応じた駆動電流を前記発光素子に流す。

他の実施形態では、前配駆動部は、前配変換部との間で前配変換用絶縁ゲート

型電界効果トランジスタを時分割的に共用している。前配駆動部は、信号電流の 変換を完了した後前配変換用絶縁ゲート型電界効果トランジスタを前配受入部か ら切り難して駆動用とし、保持された電圧レベルを前配変換用絶縁ゲート数電界 効果トランジスタのゲートに印加した状態でチャネルを通じ駆動電流を前記発光 素子に流す。前記駆動部は、駆動時以外に前記変換用絶縁ゲート型電界効果トラ ンジスタを介して前記発光素子に流れる不要電流を遮断する制御手段を有する。 前記制御手段は、整流作用を有する二端子型の発光素子の端子間電圧を制御して 不要電流を遮断する。或いは、前配制御手段は、前配変換用絶縁ゲート型電界効 果トランジスタと前記発光素子との間に挿入された制御用絶縁ゲート双電界効果 トランジスタからなり、前記制御用絶縁ゲート型電界効果トランジスタは、発光 素子の非駆動時に非導通状態となって前配変換用絶縁ゲート型電界効果トランジ スタと前記発光素子とを切り難し、発光素子の駆動時には導通状態に切り替わる 。加えて前記制御手段は、非脳動時に駆動電流を遮断して前配発光素子を非発光 状態に置く時間と、駆動時に駆動電流を流して前記発光素子を発光状態に置く時 関との割合を制御して、各国素の輝度を創御可能にする。場合によっては、前配 駆動部は、前記変換用絶縁ゲート型電界効果トランジスタを遅って前記発光素子 に流れる駆動電流の電流レベルを安定化するために、前記変換用絶縁ゲート凝電 界効果トランジスタのソースを基準にしたドレインの電位を翻定化する電位固定 手段を有する。

本発明の発展形では、前記受入部、前記変換部及び前記駆動部は複数の絶縁ゲート整電界効果トランジスタを組み合わせた電流回路を構成し、1つまたは2つ以上の絶縁ゲート整電界効果トランジスタは電流回路中の電流リークを抑制するためにダブルゲート構造を有する。又、前記駆動部は、ゲート、ドレイン及びソースを備えた絶縁ゲート整電界効果トランジスタを含み、ゲートに印加された電圧レベルに応じてドレインとソースの調を選る駆動電流を前記発光素子に流し、前記発光素子は、アノード及びカソードを有する二端子整であり、カソードがド

レインに接続している。或いは、前記駆動部は、ゲート、ドレイン及びソースを 備えた絶縁ゲート型電界効果トランジスタを含み、ゲートに印加された電圧レベ ルに応じてドレインとソースの間を通る駆動電流を前記発光素子に流し、前記発 光素子は、アノード及びカソードを有する二端子型であり、アノードがソースに 接続している。又、前配党換部によって保持された電圧レベルを下方調整して前 記収験部に供給する調整手段を含んでおり、各国素の輝度の無レベルを引き締め る。この場合、前記駆動部は、ゲート、ドレイン及びソースを有する絶縁ゲート 型電界効果トランジスタを含んでおり、前記講整手段は、前記絶縁ゲート型電界 効果トランジスタのゲートとソース間の電圧を底上げしてゲートに印加される電 圧レベルを下方調整する。或いは、前配駆動部は、ゲート、ドレイン及びソース を有する絶縁ゲート型電界効果トランジスタを含んでおり、前記変換部は前記簿 膜トランジスタのゲートに接続され且つ前記電圧レベルを保持する容量を備えて おり、前配調整手段は、前記容量に接続した追加容量からなり、前記容量に保持 された前記絶跡ゲート型電界効果トランジスタのゲートに印加されるべき電圧レ ベルを下方調整する。或いは、前記駆動部は、ゲート、ドレイン及びソースを有 する絶縁ゲート型電界効果トランジスタを含んでおり、前配変換部は一端が前配 絶縁ゲート製電界効果トランジスタのゲートに接続され且つ前配電圧レベルを保 持する容量を備えており、前記調整手段は、前記変換部によって変換された前記 電圧レベルを前記容量に保持する時前記容量の他籍の電位を調整して、前配絶縁 ゲート型電界効果トランジスタのゲートに印加されるべき電圧レベルを下方開整 する。なお、前配発光素子は例えば有機エレクトロルミネッセンス素子を用いる

本発明の図素図路は次の特徴を有する。第一に、図素への輝度情報の書き込みは、輝度に応じた大きさの信号電流をデータ線に流すことによって行われ、その電流は図案内部の変換用絶縁ゲート型電界効果トランジスタのソース・ドレイン 間を流れ、結果その電流レベルに応じたゲート・ソース間電圧を生ずる。第二に

WO 01/06484 PCT/JP09/04763

、上記で生じたゲート・ソース間電圧、またはゲート電位は、面景内部に形成された、もしくは寄生的に存在する容量の作用によって保持され、書き込み終了後も所定の期間、概ねそのレベルを保つ。第三に、OLEDに流れる電流は、それと直列に接続された前記変換用絶縁ゲート型電界効果トランジスタ自身、もしくはそれとは別に西景内部に設けられ前記変換用絶縁ゲート型電界効果トランジスタによって制御され、OLED駆動の際のゲート・ソース間電圧が、第一の特徴によって生じた変換用絶縁ゲート型電界効果トランジスタによって生じた変換用絶縁ゲート型電界効果トランジスタのゲート・ソース間電圧に概ね等しい。第四に、書き込み時には、第1の定査線によって制御される取込用絶縁ゲート型電界効果トランジスタによってデータ線と研究内部が導通され、第2の定査線によって制御されるスイッチ用絶縁ゲート型電界効果トランジスタによって前記変換用絶縁ゲート型電界効果トランジスタのゲート・ドレイン関が短絡される。以上まとめると、従来例においては輝度情報が電圧値の形で与えられたのに対し、本発明の表示装置においては電流値の形で与えられること、即ち電流書き込み型であることが著しい特徴である。

本発明は、既に述べたようにTFTの特性はらつきによらず、正確に所望の電 捷をOLEDに被すことを目的とするが、上配第一ないし第四の特徴によって、 本目的が達成できる理由を以下に説明する。なお、以下変換用絶縁ゲート型電界 効果トランジスタをTFT1、駆動用絶縁ゲート型電界効果トランジスタをTF T2、取込用絶縁ゲート型電界効果トランジスタをTFT3、スイッチ用絶縁ゲート型電界効果トランジスタをTFT3、スイッチ用絶縁ゲート型電界効果トランジスタをTFT4と配す。但し本発明はTFT(薄膜トランジスタ)に限られるものではなく、単結晶シリコン基板やSOI基板に形成される単結晶シリコントランジスタなど広く絶縁ゲート型電界効果トランジスタを 他動業子として採用可能である。さて、輝度情報の書き込み時、TFT1に進す 信号電線を1w、その結果TFT1に生ずるゲート・ソース間電圧をVgsとす る。書き込み時はTFT4によってTFT1のゲート・ドレイン間が短絡されて いるので、TFT1は飽和領域で動作する。よって、IWは、以下の式で与えられる。

IW=µ1・Cox1・W1/L1/2 (Vgs-Vth1)\* … (3) ここで各パラメータの意味は前配(1)式の場合に準ずる。次に、OLEDに流れる電流をIdryとすると、Idryは、OLEDと直列に接続されるTFT2によって電流レベルが飼御される。本発明では、そのゲート・ソース問電圧が(3)式のVgsに一致するので、TFT2が飽和領域で動作すると仮定すれば、以下の式が成り立つ。

 $Idrv=\mu 2 \cdot Cox 2 \cdot W2/L2/2 (Vgs-Vth 2)^{2}$ 

各パラメータの意味は前配(1)式の場合に準ずる。なお、絶縁ゲート電界効果型の容膜トランジスタが飽和領域で動作するための条件は、Vdsをドレイン・ソース間電圧として、一般に以下の式で与えられる。

|Vds|>|Vgs-Vth| ... (5)

ここで、TFT1とTFT2とは、小さな資素内部に近接して形成されるため、事実上 $\mu$ 1= $\mu$ 2。Cox1=Cox2,Vth1=Vth2と考えられる。 すると、このとき(3) 式及び(4) 式から容易に以下の式が導かれる。

ldrv/Iw= (W2/L2) / (W1/L1) ... (8)

ここで注意すべき点は、(3) 式及び(4) 式において、μ、Cox. Vth の値自体は、固素毎、製品毎、あるいは製造ロット毎にばらつくのが普通であるが、(6) 式はこれらのパラメータを含まないので、「drv/Iwo値はこれらのばらつきに依存しないということである。例えばW1=W2, L1=L2と設計すれば、Idrv/Iw=1、すなわち「wとIdrvが同一の値となる。すなわちTFTの特性ばらつきによらず、OLEDに流れる収勢電流Idrvは、正確に信号電流Iwと同一となるので、結果としてOLEDの発光輝度を正確に創御できる。上記は一例であるが、以下に実施例を挙げて説明するように、W

1. W2. L1. L2の設定如何によってIwとIdrvの比は自由に決められるし、あるいはTFT1とTFT2とを同一のTFTで兼用することも可能である。

このように、本発明によれば、TFTの特性はらつきによらず、正確な電流をOLEDに流すことができるが、更に(8)式によれば、「WとIdryとが単純な比例関係にあることも大きな利点である。すなわち、図1の従来例においては、(1)式に示したように、VWとIdryとがTFTの特性に依存して非維型であり、駆動例の電圧制御が複雑にならざるを得ない。また、(1)式に示したTFTの特性のうち、キャリア移動度μは、温度によって変動することが知られている。この場合、従来例では(1)式に従って、Idryが、ひいてはOLEDの発光輝度が変化してしまうが、本発明によればそのような心配もなく、安定して(8)式で与えられるIdryの値をOLEDに供給できる。

(4) 式おいては、TFT2が飽和領域で動作すると仮定したが、本発明はTFT2がリニア領域で動作する場合についても有効である。すなわち、TFT2がリニア領域で動作する場合は、Idrwは以下の式で与えられる。

 $I dr v = \mu 2 \cdot Cox 2 \cdot W2/L2 * \{ (Vgs - Vth 2) Vds 2 - Vds 2^{1}/2 \} ... (7)$ 

Vds 2はTFT2のドレイン・ソース間電圧である。ここでTFT1, TFT2は近接して配置されており、その結果Vth1=Vth2=Vthが成り立つものすると、(3)式、(7)式からVgs, Vthを消去することができて、以下の式を得る。

 $Idr v = \mu 2 \cdot Cox 2 \cdot W2/L2 + \{(2 IW \cdot L1/\mu 1 \cdot Cox 1 \cdot W1)^{1/2} Vds 2 - Vds 2^{2}/2\} \cdots (8)$ 

この場合、IwとIdrvの関係は、(f)式のような単純な比例関係にはならないが、(f)式にはVthが含まれていないことから、Vthのばらつき( 画面内のばらつきや製造ロット毎のばらつき)によってIwとIdrvの関係が 左右されることは無いことがわかる。すなわち、Vthのばらつきによらず、所定のIwを書き込むことによって、所望のIdrvを得ることができる。ただし、μ中Coxが面面内でばらつくような場合は、それらの値によって、特定のIwをデータ練に与えた場合でも、(8)式から決まるIdrvの値はばらつくことになるので、TFT2は前述のように飽和個域で動作する方が望ましい。

またTFT3とTFT4を別々の走査線によって制御し、書き込み終了時には TFT3に先だってTFT4をoff状態とすることがより望ましい。本発明に 係る翻案関略においては、TFT3とTFT4は、同一導電タイプである必要は なく、TFT3とTFT4とは同一または異なる導電タイプであり、それぞれの ゲートを別々の走査線によって制御し、書き込み終了時にはTFT3に先だって TFT4がoff状態とするように構成することが望ましい。

また、TFT3、TFT4をそれぞれ別の走査線によって報仰する場合は、書き込み終了後、走査線の操作によってTFT4をon状態とし、走査線単位で図案を前灯することができる。これは、TFT1のゲート・ドレイン、及びTFT2のゲートが接続されるため、TFT2のゲート電圧はTFT1のしまい値(これはTFT2のしまい値にほぼ等しい)となり、TFT1、TFT2共にoff
状態となるからである。

このように、消灯信号のタイミングを変えることによって、表示装置の輝度を 簡便自在に変化させることが可能である。R. G. Bの色毎に第2の走査線を分 け、別々に制御すれば色パランス調整も簡便に行うことができる。

更に、同じ時間平均輝度を得たい場合、発光期間の割合(duty)を減らすことによって発光素子OLEDの駆動電流を大きくできる。

## 図面の簡単な説明

図1は、従来の画素回路の例を示す回路図である。

図2は、従来の表示装置の構成例を示すプロック図である。

- 図3は、従来の表示装置の構成例を示す新面図である。
- 図4は、従来の表示装置の他の構成例を示す新面図である。
- 図5は、本発明にかかる画素回路の実施形態を示す回路図である。
- 図8は、図5の実施形態における各信号の波形の例を示す波形図である。
- 図7は、図5の実施形態にかかる圖素回路を使用した表示装置の構成例を示す プロック図である。
  - 図8は、図5の実施形態の変形例を示す回路圏である。
  - 図 9 は、本発明にかかる竇素園路の他の実施形態を示す回路図である。
  - 図10は、図9の実施形態における各信号の波形の例を示す波形図である。
  - 図11は、図9の実施形態の変形例を示す回路図である。
  - 図12は、図9の実施形態の変形例を示す回路図である。
  - 図13は、図9の実施形態の変形視を示す協範図である。
  - 図14は、図9の実施形態の変形例を示す回路図である。
  - 図15は、本発明にかかる画素回路の第の実施形態を示す回路図である。
  - 図16は、図15の実施影響の変形例を示す回路図である。
  - 図17は、図15の実施形態の変形例を示す団路図である。
- 図18は、本発明にかかる圖書回路の他の実施形態を示す回路図である。
- 図19は、図18の実施形態の変形例を示す関略図である。
- 図20は、図18の回路における定査機準位で顕素の前灯を行う場合を説明するための図である。
  - 関21は、関19の実施形態の変形例を示す回路関である。
  - 図22は、図19の実施形態の変形例を示す函数図である。
- 関23は、図22の回路及び従来国路の変換用トランジスタを流れる電流特性 を示す図である。
  - 図24は、図19の実施形態の変形例を示す団脇図である。
  - 図25は、図23の回路及び従来回路のデータ練電位を示す図である。

図26は、本発明にかかる國素回路の他の実施形態を示す回路図である。 図27は、本発明にかかる國素回路の他の実施形態を示す回路図である。

# 発明を実施するための最良の形態

/ 以下、本発明の実施の形態を銀付図面を参照して説明する。

図5は本発明による図素回路の例である。この回路は、信号電流が流れる変換用トランジスタTFT1、有機EL素子等からなる発光素子に流れる駆動電流を制御する駆動用トランジスタTFT2の他、第1の走査線8canAの制御によって画業回路とデータ線dataとを接続もしくは遮断する取込用トランジスタTFT3、第2の走査線8canBの制御によって書き込み期間中にTFT1のゲート・ドレインを短絡するスイッチ用トランジスタTFT4、TFT1のゲート・ソース間電圧を、書き込み終了後も保持するための容量C、及び発光素子OLEDから成る。図5でTFT8はPMOS、その他のトランジスタはNMOSで構成しているが、これは一例であって、必ずしもこの通りである必要はない。容量Cは、その一方の増子をTFT1のゲートに接続され、他方の増子はGND(接地電位)に接続されているが、GNDに限らず任意の一定電位でも良い。OLEDのアノード(隔極)は正の電源電位Vddに接続されている。

基本的に、本発明にかかる要示装置は、走査線scanA及びscanBを順次選択する定査線駆動回路と、輝度情報に応じた電流レベルを有する信号電流I
Wを生成して忍次データ線dataに供給する電流源CSを含むデータ線駆動回路と、各定査線scanA、scanB及び各データ線dataの交差部に配されていると共に、駆動電流の供給を受けて発光する電流駆動型の発光素子OLE
Dを含む複数の留案とを備えている。特徴事項として、図5に示した当該商素は、当該定査線scanAが選択された時当該データ線dataから信号電流IWを取り込む受入部と、取り込んだ信号電流IWの電流レベルを一旦電圧レベルに変換して保持する変換部と、保持された電圧レベルに応じた電流レベルを有する

駅動電流を当該発光素子OLBDに流す駆動部とからなる。具体的には、前配変換部は、ゲート、ソース、ドレイン及びチャネルを備えた変換用薄膜トランジスタTFT1と、そのゲートに接続した容量Cとを含んでいる。変換用薄膜トランジスタTFT1は、前配受入部によって取り込まれた信号電流IWを前配チャネルに流して変換された電圧レベルを前配ゲートに発生させ、容量Cは前配ゲートに生じた電圧レベルを保持する。更に前配変換部は、変換用薄膜トランジスタTFT1のドレインとゲートとの間に挿入されたスイッチ用薄膜トランジスタTFT4は、信号電流IWの電流レベルを電圧レベルに変換する時に導通し、変換用薄膜トランジスタTFT1のドレインとゲートを電気的に接続してソースを基準とする電圧レベルをTFT1のドレインとゲートを電気的に接続してソースを基準とする電圧レベルをTFT1のゲートに生ぜしめる。又、スイッチ用薄膜トランジスタTFT4は、電圧レベルを容量Cに保持する時に遮断され、変換用薄膜トランジスタTFT1のゲート及びこれに接続した容量CをTFT1のドレインから切り離す。

更に、前記取動部は、ゲート、ドレイン、ソース及びチャネルを構えた駆動用 薄膜トランジスタTFT2を含んでいる。駆動用薄膜トランジスタTFT2は、 容量Cに保持された電圧レベルをゲートに受け入れそれに応じた電流レベルを有 する駆動電流をチャネルを介して発光素子OLEDに施す。変換用薄膜トランジ スタTFT1のゲートと駆動用薄膜トランジスタTFT2のゲートとが直接に接 続されてカレントミラー回路を構成し、信号電流1wの電流レベルと駆動電流の 電流レベルとが比例関係となる様にした。駆動用薄膜トランジスタTFT2は、 画素内で対応する変換用薄膜トランジスタTFT1の近傍に形成されており、変 換用薄膜トランジスタTFT1と同等の関電圧を有する。駆動用薄膜トランジス タTFT2は飽和領域で動作し、そのゲートに印加された電圧レベルと関電圧と の差に応じた駆動電流を発光素子OLEDに施す。

本国素回路の駆動方法は次の通りであり、駆動波形を図8に示す。先ず、書き込み時には第1の走査線scanA、第2の走査線scanBを選択状態とする

。図5の例では、第1の走査練scanAを低レベル、第2の走査線scanB を高レベルとしている。両走査線が選択された状態でデータ様dataに電流源 CSを接続することにより、TFT1に輝度情報に応じた信号電流 I wが流れる 。電流派CSは輝度情報に応じて制御される可変電流派である。このとき、TF T1のゲート・ドレイン間はTFT4によって電気的に短絡されているので(5 ) 式が成立し、TFT1は飽和領域で動作する。従って、そのゲート・ソース間 には(8)式で与えられる電圧Vgsが生ずる。次に、第1の走査練8canA ,第2の走査線scanBを非選択状態とする。詳しくは、まず第2の走査線s canBを低レベルとしてTFT4をoff状態とする。これによってVgsが 容量Cによって保持される。次に第1の定査線 s c a n A を高レベルとして o f f 状態とすることにより、國素因路とデータ線dataとが電気的に遮断される ので、その後はデータ線dataを介して別の蓄素への書き込みを行うことがで きる。ここで、電流源CSが信号電流の電流レベルとして出力するデータは、第 2 の定査線 s c a n Bが非選択となる時点では有効である必要があるが、その後 は任意のレベル (例えば次の調素の書き込みデータ) とされて良い。TFT2は TFT1とゲート及びソースが共選接続されており、かつ共に小さな閩東内部に 近接して形成されているので、TFT2が飽和領域で動作していれば、TFT2 を濡れる電流は(4)式で与えられ、これがすなわち発光素子OLEDに流れる 駆動電流 I d r v となる。TFT2を飽和領域で動作させるには、発光素子OL EDでの電圧降下を考慮してもなお(5)式が成立するよう、十分な正電位をV ddに与えれば良い。

上記の駆動によれば、発光素子OLEDに流れる電流 I drvは先の(6)式 I drv=(W2/L2)/(W1/L1)・Iw

で与えられ、TFTの特性ばらつきによらず、正確にIWに比例した値となる。 比例定数である(W2/L2)/(W1/L1)については、確駁の事情を考慮 して適当な値に定めることができる。例えば、一調素の発光素子OLEDに流す べき電流値が比較的小さな値、例えば10nAであるとした場合、現実問題として、信号電流Iwとしてはこのような小さな電流値を正確に供給することは難しいことがある。このような場合は、例えば(W2/L2)/(W1/L1)=1/100となるように設計すれば、(8) 式からIwとしては $1\mu$ Aとなり、電流書き込み動作が容易になる。

上記例では、TFT2が飽和領域で動作するど仮定したが、前述した様にリニア領域で動作する場合についても本発明は有効である。すなわち、TFT2がリニア領域で動作する場合は、発光素子OLEDに流れる電流Idryは資配(8)式

 $Idrv = \mu 2 \cdot Cox 2 \cdot W2/L2 * \{(2 Iw \cdot L1/\mu 1 \cdot Cox 1 \cdot W1)^{1/2} Vds 2 - Vds 2^2/2\}$ 

で与えられる。上式において、Vds2は発光素子OLEDの電流・電圧特性と
発光素子OLEDを流れる電流Idrvによって決まる。Vddの電位と発光素
子OLEDの特性が与えられればIdrvのみの関数ということである。この場合、IwとIdrvの関係は、(6)式のような単純な比例関係にはならないが、Iwが与えられれば、(8)式を満たすIdrvが、OLEDを流れる駆動電流になる。(8)式にはVthが含まれていないことから、Vthのばらつき(画面内の面素毎のばらつきや製造ロット毎のばらつき)によってIwとIdrvの関係が左右されることはないことがわかる。すなわち、Vthのばらつきによらず、所定のIwを書き込むことによって、所望のIdrvを得ることができる。このように、TFT2をリニア領域で動作させる場合は、触和領域の場合に比べてTFT2のドレイン・ソース関電圧が小さくて済むため、低消費電力化が可能である。

図7は、図5の画素回路をマトリクス状に並べて構成した表示装置の例である。その動作を以下に説明する。先ず、建設スタートパルス (VSP) がシフトレジスタを含む走査練収動回路A21と同じくシフトレジスタを含む走査練収動回

路B23に入力される。定査練駆動回路A21、定査練駆動回路B23はVSPを受けた後、垂直クロック(VCKA、VCKB)に問期してそれぞれ第1の定査練scanA1~scanAN、第2の定査線scanB1~scanBNを順次選択する。各データ線dataに対応して電流源CSがデータ線駆動回路22内に設けられており、輝度情報に応じた電流レベルでデータ線を駆動する。電流源CSは、図示の電圧/電流変換回路からなり、輝度情報を表す電圧に応じて信号電流を出力する。信号電流は選択された定査線上の図素に流れ、定査線単位で電流書き込みが行われる。各個素はその電流レベルに応じた強度で発光を開始する。ただし、VCKAは、VCKBに対し、遅延回路24によってわずかに遅延されている。これにより、図8に示したように、第2の定査線scanBが第1の定査線scanAに先立って非選択となる。

図8は図5の図素図路の変形例である。この図路は、図5におけるTFT2を、TFT2aとTFT2bの2つのトランジスタを直列に接続したダブルゲート構成とし、また図5におけるTFT4を、TFT4aとTFT4bの2つのトランジスタを直列に接続したダブルゲート構成にしたものである。TFT2aとTFT2b及びTFT4aとTFT4bはそれぞれゲートを共通接続されているので、基本的には単一のトランジスタと同様の動作をし、その結果図8の顕来図路も図5の調素回路と同様の動作をする。ところで、単一のトランジスタ、特にTFTでは、何らかの欠陥等によってオフ時のリーク電流が大きくなる場合がある。このため、リーク電流を抑えたい場合には複数のトランジスタを直列に接続する冗長構成を採用することが好ましい。こうすれば、いずれか一方のトランジスタにリークがあっても、他方のトランジスタのリークが小さければ、全体としてのリークは抑えられるからである。図8のTFT2aとTFT2bのような構成をとれば、リーク電流が少ないことによって、輝度ゼロ(電流ゼロ)の場合に表示の黒レベルの品位が良くなるというメリットを生ずる。またTFT4aとTFT4bのような構成をとれば、容量Cに書き込まれた輝度情報を安定に保持でき

WO 01/06484 PCT/JP00/04763

るというメリットを生ずる。これらについては、同様に3つ以上のトランジスタ を直列に構成することも可能である。以上のように本変形例では、前配受入部、 前配変換部及び前配駆動部は複数の薄膜トランジスタTFTを組み合わせた電流 回路を構成し、1つまたは2つ以上の薄膜トランジスタ(TFT) は電流回路中 の電流リークを抑制するためにダブルゲート構造を有する。

図9は本発明にかかる調素回路の他の実施例である。この回路は、信号電流 I wが流れるトランジスタTFT1自身が、発光素子OLEDに流れる電流Idr ▼を制御することが特徴である。前述の図5に示した図素回路では、TFT1と TFT2の特性(Vthやμなど)が互いにわずかに異なっている場合、正確に は(6)式が成立せず、1wと1drvが正確には比例しない可能性があるが、 図9の画素回路ではこのような問題が原理的に生じない。図9の画案回路は、T PT1の他、第1の定査線scanAの制御によって図案回路とデータ線dat aとを接続もしくは遮断するトランジスタTFT3、第2の走査練scanBの 制御によって書き込み期間中にTFT1のゲート・ドレインを短絡するトランジ スタTFT4、TFT1のゲート・ソース間電圧を書き込み終了後も保持するた めの容量で、及び存機をし素子からなる発光素子OLEDを備えている。保持容 量では、その一方の帽子がTFT1のゲートに接続され、他方の増子はGND( 接動電位)に接続されているが、GNDに限らず任意の一定電位でも良い。発光 素子OLEDのアノード(陽極)は、走査練単位で配設されたアノード線Aに接 続されている。TFT3はPMOS、その他のトランジスタはNMOSで構成し ているが、これは一例であって、必ずしもこの通りである必要はない。

以上のように本実施形態では、画素回路の駆動部は、変換部との間で変換用薄膜トランジスタTFT1を時分割的に共用している。即ち、駆動部は、信号電流 Iwの変換を完了した後変換用薄膜トランジスタTFT1を受入部から切り離し て駆動用とし、保持された電圧レベルを変換用薄膜トランジスタTFT1のゲー トに印加した状態でチャネルを通じ駆動電流を発光素子OLEDに流す。又、駆 動部は、駆動時以外に変換用薄膜トランジスタTFT!を介して発光素子OLE Dに流れる不要電流を遮断する制御手段を有する。本例の場合、制御手段は、整 流作用を有する二婚子型の発光素子OLEDの婚子間電圧をアノード線Aにより 制御して不要電流を遮断する。

この回路の駆動方法は次の遭りであり、駆動波形を図10に示す。先ず、書き 込み時には第1の走査線ScanA、第2の走査線ScanBを選択状態とする 。図10の例では、第1の走査線scanAを低レベル、第2の走査線scan Bを高レベルとしている。ここでデータ練dataに電流値 [wの電流源CSを 接続するが、「wが発光素子OLEDを介して流れるのを防ぐために、発光素子 OLEDのアノード線Aは発光素子OLEDがoff状態となるように低レベル (例えばGNDないし負電位) としておく。これにより、TFT1に信号電流1 wが流れる。このとき、TFT1のゲート・ドレイン間はTFT4によって電気 的に短絡されているので(5)式が成立し、TFT1は飽和領域で動作する。従 って、そのゲート・ソース間には(3)式で与えられる電圧Vggが生する。次 に第1の走査線scanA、第2の走査線scanBを非選択状態とする。群し くは、まず第2の走査線scanBを低レベルとしてTFT4をoff状態とす る。これによってTFT1生じたVgsか容量Cに保持される。次に第1の定査 線scanAを高レベルとしてTFT3をoff状態とすることにより、画素回 路とデータ線dataとが電気的に遮断されるので、その後はデータ線data を介して別の商素への書き込みを行うことができる。ここで、電流源CSが信号 電流【wとして供給するデータは、第2の建査線8canBが非選択となる時点 では有効である必要があるが、その後は任意の値(例えば次の国素の書き込みデ ータ)とされて良い。続いて、アノード線Aを高レベルとする。TFT1のVg s は容量Cによって保持されているので、TFT1が飽和領域で動作していれば 、TFT1を流れる電流は(3)式のIwに一致し、これが即ち、発光素子OL EDに流れる駆動電流 [ drvとなる。つまり信号電流 [ wが発光素子OLED

の駆動電流 I dr vと一致する。TPT1を飽和領域で動作させるには、発光素子OLEDでの電圧降下を考慮しても尚(5)式が成立するよう、十分な正電位をアノード線Aに与えれば良い。上記の駆動によれば、発光素子OLEDに流れる電流 I dr vは、TPTの特性ばらつきによらず、正確に I wに一致する。

図11は、図9に示した画素回路の変形例である。図11では、図9のようなアノード線はなく、発光素子OLEDのアノードは一定の正電位Vddに接続されている一方、TFT1のドレインと発光素子OLEDのカソード(陰極)との間にPチャネルトランジスタTFT5が挿入されている。TFT5のゲートは、定査練単位で配設された駆動線drvで制御される。TFT5を挿入する目的は、データ書き込み時に駆動線drvを高レベルとしてTFT5をoff状態とし、信号電流Iwが発光素子OLEDを介して流れるのを防止することである。書き込みが終了した後、drvを低レベルとしてTFT5をon状態とし、発光素子OLEDに駆動電流Idrvを流す。これ以外の動作は図9の回路と同様である。

本例は発光素子OLEDと直列に接続されたTFT5を含み、TFT5に与える例都信号に応じて発光素子OLEDに流れる電流を遮断することが可能である。例都信号は、走査集8canと平行に設けた駆動線 drvを介して同一走査線上の各箇業に含まれるTFT5のゲートに与えられる。本例では、発光素子OLEDとTFT1との間にTFT5が挿入されており、TFT5のゲート電位の制御によって、発光素子OLEDに流れる電流をオン/オフすることができる。本例によれば、各箇業が発光するのは発光制御信号によってTFT5がオンしている時間分である。そのオン時間をrとし、一フレームの時間をTとすると、画素が発光している時間的割合即ちデューティは概ねr/Tとなる。発光素子の時間平均輝度はこのデューティに比例して変化する。従って、TFT5を制御してオン時間でを変更することにより、ELディスプレイの画面輝度を簡便且つ幅広い範囲で可変調整することもできる。

以上のように本例では、制御手段が変換用薄膜トランジスタTFT1と発光素 子OLEDとの間に挿入された制御用薄膜トランジスタTFT5からなる。制御 用薄膜トランジスタTFT5は、発光素子OLEDの非取動時に非導通状態とな って変換用薄膜トランジスタTFT1と発光素子OLEDとを切り離し、駆動時 には導題状態に切り替わる。更に、この制御手段は、非駆動時に駆動電流を遮断 して発光素子OLEDを非発光状態に置くオフ時間と、郵助時に駆動電流を流し て発光素子〇LEDを発光状態に置くオン時間の割合を制御して、各国素の輝度 を制御可能である。本例によれば、表示装置は走査線単位で輝度情報を各画業に 書き込んだ後、次の走査線サイクル(フレーム)の輝度情報が新たに書き込まれ る以前に、走査線単位で各国素に含まれる発光素子を一括して飛灯できる。これ によれば、輝度情報の書き込み後発光素子の点灯から横灯するまでの時間を開節 できることになる。即ち、一定査サイクルにおける発光時間の割合(デューティ ) を開始できることになる。発光時間(デューティ)の調節は等価的に各発光素 子に供給する駆動電流を調節することに相当する。よって、デューティを調節す ることにより簡便且つ自在に表示解皮を調整することが可能である。更に重要な 点は、デューティを適切に設定することで、等価的に駆動電流を大きくすること かできる。例えば、デューティを1/10にすると、駆動電流を10倍にしても 同等の輝度が得られる。駆動電流を10倍にすればこれに対応する信号電流も1 0倍に出来る為、微弱な電流レベルを扱わなくて良い。

図12は、図9に示した図素回路の別の変形例である。図12では、TFT1のドレインと発光素子OLEDのカソードとの間にTFT6が婦人され、TFT8のゲート・ドレイン間にはTFT7が接続され、そのゲートは第2の走査線8canBによって創御されている。TFT7のソースとGND配位との間には補助容量C2が接続されている。この回路の駆動方法は図9の画素回路の場合と基本的に同様であるが、以下に説明する。尚、駆動波形は図10の場合と同様である。先ず、書き込み時には、走査線単位で配投されたアノード線Aを低レベル(

例えばGNDないし負電位)としてOLEDに電流が流れないようにした状態で第1の走査線scanA、第2の走査線scanBを選択状態とすると、信号電流IWがTFT1及びTFT6を流れる。両TFT共、ゲート・ソース間がそれぞれTFT4及びTFT7によって短絡されているので、飽和領域で動作する。次に第1の走査線scanA、第2の走査線scanBを非選択状態とする。これによって先にTFT1及びTFT6に生じたVgsが容量C及び補助容量C2によってそれぞれ保持される。次に第1の走査線scanAをoff状態とすることにより、固素回路とデータ線dataとが電気的に遮断されるので、その後はデータ線dataを介して別の顕素への書き込みを行うことができる。続いてアノード線Aを高レベルとする。TFT1のVgsは容量Cによって保持されているので、TFT1が飽和領域で動作していれば、TFT1を流れる電流は(3)式のIwに一致し、これがすなわち発光素子OLEDに流れる電流Idrvとなる。つまり、信号電流Iwが発光素子OLEDの駆動電流Idrvと一致する

ここで、TFT6の作用について説明する。図9の図素回路においては、前述したように、信号電流IWと発光素子OLEDの駆動電流は共にTFT1によって決まるので、(3)式、(4)式よりIW=IdrVであった。ただし、これはTFT1を流れる電流Idsが、飽和領域において(1)式で与えられる場合、すなわちIdsがドレイン・ソース関電圧Vdsに依存しないとした場合である。しかるに現実のトランジスタでは、Vgsが一定であっても、Vdsが大きい超Idsが大きくなる場合がある。これは、Vdsが大きくなることによってドレイン近傍のピンチオフ点がソース例へ移動し、実効的なチャネル長が減少する、いわゆるショートチャネル効果や、ドレインの電位がチャネル電位に影響を与えてチャネルの導電率が変化する、いわゆるパックゲート効果などのためである。この場合、トランジスタを流れる電流Idsは、例えば以下の式のようにな

Ids= $\mu \cdot \text{Cox} \cdot \text{W/L/2} (\text{Vgs-Vth})^{*} * (1+\lambda \cdot \text{Vds})$ ... (9)

従って、IdsはVdsに依存することになる。ここで、λは正の定数である。この場合、図9の回路では、書き込み時と駆動時とでVdsが同一でなければ、Iwとldrvとは一致しない。

これに対し、図12の回路の動作を考える。図12のTFT8の動作に注目す ると、そのドレイン電位は書き込み時と収動時とで一般に同一ではない。例えば 駆動時のドレイン電位の方が高い場合、TFT8のVdsも大きくなり、これを (9) 式に当てはめれば、書き込み時と駆動時とでVgsが一定であっても、I dsは駆動時の方が増加する。昔い換えればIWよりIdrvが大きくなって両 者は一致しない。ところが、「drvはTPT1を流れるので、その場合TFT 1 での電圧降下が大きくなり、そのドレイン電位(TFT6のソース電位)が上 昇する。この結果TFT BのVg sは小さくなり、これは l dr vを小さくする 方向に作用する。結果として、TFT1のドレイン電位(TFT8のソース電位 ) は大きく変動することができず、TFT1に注目すれば、書き込み時と駆動時 とで【dsが大きくは変わらないことがわかる。すなわち、【wと【drvとが かなり精度よく一致することになる。この動作をより良く行わせるためには、T FT1, TFT6共にVdsに対する1dsの依存性を小さくするのが良いので 、両トランジスタを飽和領域で動作させることが望ましい。 書き込み時には丁戸 T1. TFT8共にゲート・ドレイン間が短絡されているので、書き込まれる輝 度データによらず、必然的に両者共逸和領域で動作する。駆動時にも幾和領域で 動作させるには、発光素子OLEDでの電圧降下を考慮しても尚TFT8が飽和 領域で動作するよう、アノード線Aに十分な正電位を与えれば良い。この駆動に よれば、発光素子OLEDに流れる電流 I drvは、TFTの特性ばらつきによ らず、図 9 の実施例より正確に「Wに一致する。以上のように本例の駆動部は、 変換用薄膜トランジスタTPT1を通って発光素子OLEDに流れる駆動電流の

電流レベルを安定化するために、変換用薄膜トランジスタTFT1のソースを基準にしたドレインの電位を固定化する電位固定手段として、TFT6, TFT7 及びC2を有する。

図13は本発明にかかる図素回路の別の実施例である。この図素回路は、図9、図11、図12の回路と同様、信号電流I wが流れるトランジスタTFT1自身が、発光素子OLEDに流れる電流I drvを観和するが、図13では発光素子OLEDがTFT1のソース側に接続されていることが特徴である。即ち、本図素回路の駆動部は、ゲート、ドレイン及びソースを備えた薄膜トランジスタTFT1を含み、ゲートに印加された電圧レベルに応じてドレインとソースの間を通る駆動電流を発光素子OLEDに流す。発光素子OLEDは、アノード及びカソードを有する二端子型であり、アノードがソースに接続している。これに対し、図9に示した図素回路の駆動部は、ゲート、ドレイン及びソースを備えた薄膜トランジスタを含み、ゲートに印加された電圧レベルに応じてドレインとソースの間を通る駆動電流を発光素子に流す一方、発光素子は、アノード及びカソードを有する二端子型であり、カソードがドレインに接続している。

本例の資素回路は、TPT1の他、第1の走査線 a c a n A の制御によって商素回路とデータ線 d a t a とを接続もしくは遮断するトランジスタTFT3、第2の走査線 a c a n B の制御によって書き込み期間中にTPT1のゲート・ドレインを短絡するトランジスタTPT4。TPT1のゲート運位を、書き込み終了後も保持するための容量C、TPT1のドレインと電源電位V d d との間に挿入されたPチャネルトランジスタTPT5、及び発光素子OLEDから成る。図13では、容量Cの一方の第子がGNDに接続されており書き込み時と駆動時とでTPT1のVgsを概ね同じ値に保持する。尚、TFT5のゲートは駆動線 d r vで制御される。TFT5を挿入する目的は、データ書き込み時に駆動線 d r v で制御される。TFT5を挿入する目的は、データ書き込み時に駆動線 d r v を高レベルとしてTFT5を o f f 状態とし、信号電流 I wをすべてTFT1に流すことである。書き込みが終了した後、d r v を低レベルとしてTFT5を o

n 状態とし、発光素子OLEDに駆動電流 I dr vを流す。このように、駆動方法は図11の回路と同様である。

図14は、図13に示した図素回路の変形例である。図13と図14とでは、容量Cの一方の増子が、図13ではGND、図14ではTFT1のソースに接続されている点が異なるが、いずれの場合も、書き込み時と駆動時とでTFT1の Vgsを概ね同じ値に保持するという点で機能的な差異はない。

図15は図5に示した図案回路の発展例である。本図素回路は、変換部によって保持された電圧レベルを下方関整して駆動部に供給する調整手段を含んでおり、各図案の輝度の黒レベルを引き締める。具体的には、駆動部は、ゲート、ドレイン及びソースを有する薄膜トランジスタTFT2を含んでおり、調整手段は、薄膜トランジスタTFT2のゲートとソース間の電圧を底上げしてゲートに印加される電圧レベルを下方調整する定電圧源Eを備えている。即ち、TFT2のソースをTFT1のソース電位よりわずかに高い電位Eに接続することで、黒レベルを締める。

図16は図15に示した画素回路の変形例である。本例では、調整手順は、薄膜トランジスタTFT2のゲートと第2の走査線8canBに接続した追加容量C2からなり、薄膜トランジスタTFT2のゲートに印加する為容量Cに保持されるべき電圧レベルを下方調整する。即ち、第2の走査線8canBを低レベルに切り換えて非選択とする際に、容量C2の作用でTFT2のゲート電位を若干下げることが出来る。以上のように本表示装置は、調素を選択するための走査線8canAと、画素を駆動するための輝度情報を与えるデータ線dataとかマトリクス状に配設され、各画素は、保給される電流量によって輝度が変化する発光素子OLEDと、走査線8canAによって剝御され且つデータ線dataから与えられた輝度情報を画素に書き込む書込手段(TFT1, TFT3, C)と、書き込まれた輝度情報に応じて発光素子OLEDに供給する電流量を剝削する駆動手段(TFT2)とを含み、各画素への輝度情報の書き込みは、走査線8c

anAが選択された状態で、データ練dataに輝度情報に応じた電気信号IWを印加することによって行われ、各画素に書き込まれた輝度情報は走査練scanAが非選択となった後も各画素に保持され、各画素の発光素子OLEDは保持された輝度情報に応じた輝度で点灯を維持可能であって、書込手及(TFT1,TFT3,C)によって書き込まれた輝度情報を下方調整して駆動手段(TFT2)に供給する調整手段(C2)を含んでおり、各画素の輝度の黒レベルを引き締めることができる。

図18は本発明にかかる画素回路の他の実施例である。本例の回路は、2つの 取込用薄膜トランジスタTFT3及びスイッチ用薄膜トランジスタTFT4を同 一導電タイプ(図18ではPMOS)としている。そして本例では、図18に示 すように、書きこみ動作においてそれらのゲートは共通の走査線8canに接続 し、共通の信号で制御することも可能である。この場合の表示装置は、図7に示 す表示装置における走査線取動回路B23が不要である。

図19は図18に示した画素図路の変形例である。本例では、図5、図8、図 9、図11~図17に示した図路と同様に、同一導電タイプPチャネルTFTか ら構成した2つの取込用薄膜トランジスタTFT3及びスイッチ用薄膜トランジスタTFT4のゲートをそれぞれ異なる走査線、即ち第1の走査線scanA及び第2の走査線scanBに接続して、それぞれ別々に創御する。このように別々に創御する理由は、図18の例のようにTFT3及びTFT4を共通の信号で創御すると次のような不都合が生じる場合があるからである。

ある走査線上の調素に対する書きこみが終了する時、図18の例で走査線scanのレベルが上昇する際、TFT3のインピーダンスは必然的に増大していき、最終的に事実上無限大、すなわちoff技能となる。従ってこの過程においてデータ線dataの電位は次第に上昇するが、ある程度まで上昇した時点でデータ線dataを駆動する電流器が定電流性を失い、電流値は減少する。

具体例として、図18のようにデータ線dataがPNPトランジスタB1P1によって駆動されている例を考える。ベースに流れる電流を一定値Ib、トランジスタIBIP1の電流増幅率をβとすると、トランジスタBIP1のコレクタ・エミッタ間にある程度の電圧(例えば1V)がかかっていれば、トランジスタBIP1はほぼ定電流源として動作し、データ線dataにはIW=βIbの大きさの電流が供給される。ところが、書き込み終了時に、TFT3のインピーダンスが上昇するとデータ線の電位が上昇して行き、トランジスタBIP1が飽和復域に入ると定電流性を失い、駆動電流はβIbより減少する。このときTFP4がon状態であれば、この減少した電流値がTFT1に流れ、正確に所望の電流値が書き込まれないことになる。

従って、TFT3とTFT4を別々の信号線、即ちそれぞれ第1の定産線scanA、第2の定査線scanBによって制御し、書き込み終了時にはTFT3に先だってTFT4をoff状態とすることがより望ましい。本発明に係る図素回路においては、TFT3とTFT4は、前述した各例のように同一導電タイプである必要はなく、TFT3とTFT4とは同一または異なる導電タイプであり、それぞれのゲートをscanA及びscanBという別々の走査線によって制

卸し、書き込み終了時にはTFT3に先だってTFT4かoff状態とするように構成することが望ましい。このことは、図面を参照して説明した前述の各例においても同様のことが言える。

また、TFT3、TFT4をそれぞれ別の走査線scanA、scanBによって制御する場合は、書き込み終了後、第2の走査線scanBの操作によってTFT4をon状態とし、走査線単位で国素を清灯することができる。これは、TFT1のゲート・ドレイン、及びTFT2のゲートが接続されるため、TFT2のゲート電圧はTFT1のしきい値(これはTFT2のしきい値にほぼ等しい)となり、TFT1、TFT2共にoff状態となるからである。第2のscanBの波形は、図20(b)に示すように、パルス状の消灯信号を与えても良いし、図20(C)に示すscanB'のように持続的な消灯信号を与えても良い

このように、消灯信号のタイミングを変えることによって、表示装置の輝度を 簡便自在に変化させることが可能である。R. G. Bの色毎に第2の走査線s C anBを分け、別々に制御すれば色パランス調整も簡便に行うことができる。

更に、同じ時間平均輝度を得たい場合、発光期間の割合(duty)を減らすことによって発光素子OLEDの駆動電流を大きくできる。これは即ちそれだけ大きな書き込み電流を扱うことをも意味するので、データ線dataへの書き込み駆動回路の実現が容易になり、書き込み必要時間も短線できる。また、発光dutyを50%程度以下にすることによって動画面質が向上する。

また、図5、図8、図9、図11~図18で示した回路と同様に、図19の回路では、取込用薄膜トランジスタTFT3と変換用薄膜トランジスタTFT1とを異なる等電タイプとしている。例えば変換用薄膜トランジスタTFT1がNチャネルタイプの場合、取込用薄膜トランジスタTFT3をPチャネルタイプとしている。これは以下の理由による。

即ち、データ線を駆動する定電流駆動回路を構成する際して、データ線の電位

変動はなるべく小さいことが望ましい。なぜなら、前述したように、データ線電位の変動幅が広いと、データ線駆動回路が定電流性が失われやすい上、TFT 8. を確実にon/offするための走査線scanAの振幅も大きくなり、消費電力などの点で不利になるからである。

従って、データ線からTFT3、TFT1を介して接地電位に至る経路の電圧
降下が小さいことが望ましい。そこで、図19の例ではではTFT1がNMOS
であるのに対し、TFT3をPMOSで構成して、TFT3での電圧降下を小さく抑えている。即ちTFT3での電圧降下は、書き込み電流1wの値が最大のときに最大となるため、データ線の振幅を小さく抑えるためには書き込み電流1wが最大のときのTFT3における電圧降下を小さくすべきである。図19の例では、書き込み電流1wが大きいときはそれに応じてデータ線の電位も上昇するが、それに伴ってTFT3のゲート・ソース間電圧の絶対値も増大し、TFT3のインピーダンスは下がる方向に作用する。これに対し、もしTFT3がNMOSであると、書き込み電流1wが大きくなる程ゲート・ソース間電圧が減少する方向であり、TFT3のインピーダンスは上昇してしまい、データ線電位の上昇を招きやすい。同様に、TFT1をPMOSで構成した場合はTFT3はNMOSで構成するのが良い。

なお、TFT4の導電タイプは、TFT3と同じでも異なっても実用的な構成が可能であるが、同じにすると第1の走査線scanAと第2の走査線scan Bとを共通の電位で駆動しやすいため、より望ましい。

図21は図19に示した画素回路の変形例である。本例にかかる顕素回路は等価回路的には図19に示した画素回路と同様であるが、変換用薄膜トランジスタ
TFT1のチャネル幅(W)とチャネル長(L)ほ比W/Lを駆動用薄膜トラン
ジスタTFT2のW/Lより大きく数定している点が図19の回路と異なる。こ
のようにTFT1のW/LをTFT2のW/Lより大きく設定する理由は、書き
込みを確実に終了させるためである。このことについて、具体的な数値を挙げて

以下に説明する。

現実的な数字として、最大輝度200 [cd/m²]、一箇素当たりの発光面のサイズ100 [ $\mu$ m]×100 [ $\mu$ m]=1e-8 [m²]、発光効率2 [cd/A]とすると、最大輝度時の発光素子OLEDの駆動電流は200×1e-8/2=1 $\mu$ Aとなる。64階質を制御しようとすると、最小階類に相当する電流値は1 $\mu$ A/84=18 [nA]程度となり、このような小さな電流値を正確に供給することは極めて難しい。更にTFT1がインピーダンスの高い状態で動作するため、データ線dataの寄生容量等の影響で国路の状態が安定するのに長い時間がかかり、所定の走査線周期内で書き込みを終了することができないことがある。

図21に示すように、TFT1のW/L=100/10、TFT2のW/L=5/20とすれば、W/Lの比が40となり、16nAのOLED駆動電池を得るためにデータ練dataに供給すべき書き込み電池は16nA×40=640nAとなり、現実的な数値となり、書き込みを確実に終了させることができる。TFT1やTFT2が複数のトランジスタから成る場合は、実効的なW/Lを考慮して上配計算をすべきであることは当然である。

図22は図18に示した回路の発展例である。本面素回路は、各データ線dataと所定の電位との間にリーク素子LEK1を接続し、累書き込みの高速化を図っている。

電流書き込み型の国素回路において、「黒」を書き込むケースは書き込み電流がゼロの場合に相当する。このとき、直前の走査禁サイクルにおいてデータ線に「白」レベル、すなわち比較的大きな電流が書き込まれ、結果としてデータ線電位が比較的高いレベルになっていたとすると、その直接に「黒」を書き込むのには長い時間が必要である。「黒」を書き込むというのはTFT1によって、データ線の容量C d などに書えられた初期電荷がディスチャージされるということであるが、データ線電位が下がってTFT1のしまい値近傍になるとTFT1のイ

ある。

ンピーダンスが高くなり、TFT1の流れる電流特性を示す図23中において特性曲線①で示すように、理論的には永久に「黒」書き込みが終了しない。現実には有限の時間で書き込みを行うわけであるから、これは「黒」レベルが完全に沈まない、いわゆる黒浮き現象として現われ、画像のコントラストを低下させる。そこで、図22の回路では、データ練dataと接地電位GNDとの間にリーク素子LEK1、具体的にはNMOSトランジスタを接続し、Vgとしては一定パイアスを与えている。これにより図22において特性曲線②で示すように、「黒」書き込みが確実に終了する。リーク素子LEK1としては単純な抵抗などでも良いが、その場合「白」書き込み時においてデータ線電位が上昇すると、それに比例して抵抗に流れる電流が増加し、これはTFT1に流れる電流の低下や消費電力の悪化を招く。これに対し、NMOSを飽和傾域で動作させれば定電流動作となるため、そのような弊害が小さく抑えられる。なお、リーク素子はTFTで構成することも、TFTプロセスとは別個に外部都品で構成することも可能で

図24は図19に示した団路団路の発展例である。本画素団路は、各データ線 dataと所定の電位との間に初期複数定用素子PRC1を接続し、その素子の 動作によって書き込みに先立ってデータ線の初期複数定を行い、書き込みの高速 化を図っている。

電流書き込み型の図案において、黒に近いグレーを書き込む際に長い時間を要する場合がある。図25では書き込み開始時のデータ線の電位が0Vである場合を示している。これは、直前の定査線サイクルにおいて「黒」を書いた場合で、書き込まれた図案のTFT1のしきい値Vth1が0V程度と低い場合、あるいは同様に黒書き込みの場合であって、前述のような黒浮き対策用のリーク案子を値えた場合に起こり得る。

従来の回路では、初期値の0Vから「黒」に近いグレー、すなわち非常に小さな電流値を書き込んでいるため、平衡電位VBLA に達するのに長い時間がかかる

。例えば図25中において特性曲線①で示すように所定の書き込み時間内にTF T1のしきい値に達しないことも考えられるが、この場合TFT2もオフ状態となり、ただしくグレーが書き込めず、表示関係は、いわゆる黒漬れの状態となる

図24の回路では、データ線と電源電位Vddとの間に初期値設定(プリチャージ)用素子PRC1としてPMOSトランジスタを接続し、ゲート電位Vgとして、書き込みサイクルの最初にパルスを与えている。このパルス印刷によって図25中において特性曲線②で示すようにデータ線電位がTFT1のしきい値Vth1以上に上昇し、その後は書き込み電流Iwと顕素内部のTFTの動作とのパランスで決まる平衡電位VBLAに向かって比較的高速に収束するので、正しい輝度データ書き込みが高速で可能になる。なお、プリチャージ用素子はTFTで構成することも、TFTプロセスとは別値に外部部品で構成することも可能である

図26は本発明にかかる西素団路の他の実施例である。この回路では、前述した各例の回路と異なり、TFT1とTFT2の導電タイプをPチャネルタイプ(PMOS)により構成している。これに伴い、前述した理由によりTFT3をTFT1と異なる等電タイプであるNチャネルタイプ(NMOS)とし、また制卸性を考慮してTFT4もTPT3と同一の導電タイプであるNチャネルタイプ(NMOS)として構成している。

図26に回路において、TFT1、TFT2の両トランジスタは発光素子OLEDの駆動時、等しいゲート・ソース間電圧で動作するが、ドレイン・ソース間電圧は必ずしも等しくない。書き込み電流Iwと発光素子OLEDの駆動電流とが正確に比例するためには先に述べたようにTFT2を飽和領域で動作させるのが望ましい。一方、NMOSの場合、動作耐圧を向上させるためにLDD(Lightly Doped Drain)構造をとることが一般的であるが、この場合LDDによる直列抵抗成分などによって、飽和領域においてドレイン電流がドレイン・ソース間

電圧に影響されやすい、言い換えると定電流性がPMOSに比べて劣る傾向があるためである。

従って、変換用薄膜トランジスタTFT1と駆動用薄膜トランジスタTFT2とを、PMOSにより構成することが好ましい。

この回路の動作は、素子の極性が逆になっている点を除き、基本的には図5の 回路等と開模である。

図27は本発明にかかる画素図路の他の実施例である。この回路では、前述した各例の回路と異なり、スイッチ用薄膜トランジスタTFT4を、変換用薄膜トランジスタTFT1のドレインとゲート間に接続する代わりに、TFT1のドレインとゲートとを直接接続し、その接続点と、TFT2のゲートと容量との接続点との間にTFT4を接続して構成している。

この図27の回路においても、基本的には図5の回路等と同様の動作が可能であるそして、この回路においても、TFT3とTFT4とは同一または異なる事電タイプでよく、それぞれのゲートは第1の走査線SCBDA及び第2の走査線SCBDBという別々の走査線によって制御され、書き込み終了時にはTFT3に先だってTFT4がoff状態とされる。また、図21に関連付けて説明したように、所定の走査線周期内で書き込みを確実に終了させるために、TFT1のサイズ(W/L)をTFT2のサイズより大きく数定することが望ましい。

## 産業上の利用可能性

以上のように、本発明に係る電流駆動回路およびそれを用いた表示素装置によれば、能動素子 (TFTなど) の特性ばらつきによらず、データ線からの信号電流 I wに正確に比例 (または対応) する駆動電流 I d r v を、電流駆動型の発光素子 (有機EL素子など) に流すことが可能である。このような電流駆動回路を含む調素回路をマトリクス状に多数配置することにより、各面素を正確に所望の環度で発光させることができるので、高品位なアクティブマトリクス型表示装置

を提供することが可能である。

## 請求の範囲

1. 駆動対象に駆動電流を供給する電流駆動回路であって、 制御線と、

情報に応じた電流レベルを有する信号電流が供給される信号様と、 前記制御線が選択されたとき、前記信号線から信号電流を取り込む受入 部と、

取り込んだ信号電流の電流レベルを一旦電圧レベルに変換して保持する 変換部と、

保持された電圧信号を電流信号に変換して上記駆動電流を出力する駆動 部とを含む

電流驱動回路。

2. 前記変換部は、制御嫡子と第1嫡子及び第23章子を備えた変換用トラン ジスタと、前記制御嫡子に接続した容量とを含んでいる

請求項1記載の電流駆動回路。

3. 前記変換部は、前記変換用トランジスタの第1端子と制御端子との間に 挿入されたスイッチ用トランジスタを含んでおり、

前記スイッチ用トランジスタは、信号電流の電流レベルを電圧レベルに 変換する時に導通し、前記変換用トランジスタの第1端子と制御端子を電気的に 接続して第2端子を基準とする電圧レベルをゲートに生ぜしめる一方、

前記スイッチ用トランジスタは、電圧レベルを前記容量に保持する時に 遮断され、前記変換用トランジスタの制御端子及びこれに接続した前記容量を第 1 婚子から切り離す

請求項2記載の電流駆動回路。

4. 前記受入部は、制御増子、第1増子及び第2増子を有し、第1増子が前 記変換用トランジスタの第1増子に接続され、第2増子が前記信号線に接続され 、制御増子が前記制御線に接続された取込用絶縁ゲート型電界効果トランジスタ を含み、

前配変換部は、前配変換用トランジスタの第1端子と制御端子との間に 挿入されたスイッチ用トランジスタを含んでいる

請求項1記載の電流駆動回路。

5. 前記取込用トランジスタの制御増子とスイッチ用トランジスタの制御増子はぞれぞれ異なる制御線に接続されている

請求項4記載の電流駆動回路。

8. 前配変換用トランジスタの導電型と前配取込用トランジスタの導電型が 異なる

請求項4記載の電流駆動回路。

7. 前記駆動部は、制御端子と第1端子及び第2端子を備えた駆動用トラン ジスタを含んでおり、

前記駆動用トランジスタは、前記容量に保持された電圧レベルを創御場 子に受け入れそれに応じた電流レベルを有する駆動電流を流す

請求項2記載の電流駆動回路。

8. 前記変換用トランジスタの斜御端子と前記収動用トランジスタの斜御端子とが直接に接続されてカレントミラー回路を構成し、信号電流の電波レベルと 収動電流の電流レベルとが比例関係となる様にした

請求項で記載の電流服務扇路。

9. 前配駆動用トランジスタは、変換用トランジスタの近傍に形成されてお り、前配変換用トランジスタと同等の間電圧を有する

請求項7記載の電流駆動回路。

10. 前配変換用トランジスタのトランジスタサイズが前配駆動用トランジスタのトランジスタサイズより大きく設定されている

請求項7記載の電流駆動図路。

11. 前記取動用トランジスタは飽和領域で動作し、そのゲートに印加された

電圧レベルと調電圧との差に応じた駆動電流を流す 請求項9記載の電流駆動回路。

- 12. 前配駆動用トランジスタはリニア領域で動作する 請求項9記載の電流駆動回路。
- 13. 前記駆動用トランジスタはリニア領域で動作する 請求項10記載の電流駆動回路。
- 14. 前記駆動部は、前記変換部との間で前記変換用トランジスタを時分割的に共用しており、

前記駆動部は、信号電流の変換を完了した後前記変換用トランジスタを 前記受入部から切り離して駆動用とし、保持された電圧レベルを前記変換用トラ ンジスタのゲートに印加した状態でチャネルを通じ駆動電流を流す

請求項2記載の電流駆動回路。

15. 前記駆動部は、駆動時以外に前記変換用トランジスタを介して不要電流 を遮断する制御手段を有する

請求項14記載の電流駆動回路。

16. 前記制御手段は、制御場子と第1端子及び第2端子を備えた、第1端子 が前記変換用トランジスタに接続され、第2端子が前記駆動対象に接続された制 御用トランジスタからなり、

前記制御用トランジスタは、前記駆動対象の非駆動時に非導通状態となって前記変換用トランジスタと前記駆動対象とを切り離し、前記駆動対象の駆動時には導通状態に切り替わる

請求項15記載の電流駆動回路。

17. 首配駆動部は、前配変換用トランジスタを通って流れる駆動電流の電流 レベルを安定化するために、前配変換用トランジスタのソースを基準にしたドレ インの電位を固定化する電位固定手段を有する

請求項14記載の電視取動回路。

18. 前記受入部、前記変換部及び前記駆動部は複数のトランジスタを組み合わせた電流回路を構成し、

1 つまたは2 つ以上のトランジスタは電流回路中の電流リークを抑制するためにダブルゲート構造を有する

請求項1記載の電流駆動回路。

- 19. 前記データ線と所定電位との間に、リーク素子が接続されている 請求項1記載の電流駆動回路。
- 20. 前紀データ線と所定電位との間に、前紀データを初期値に設定する初期 位設定用素子が接続されている

請求項1記載の電流駆動回路。

- 21. 前記収動用絶縁ゲート型電界効果トランジスタはPチャネル型である 糖水項7記載の電流駆動回路。
- 2.2. 駆動対象に駆動電流を供給する電流駆動回路であって、 少なくとも一つの制御線と、 情報に応じた電流レベルを有する信号電流が供給される信号線と、 ソースが基準電位に接続された変換用絶縁ゲート型電界効果トランジス タと、

前記変換用絶縁ゲート型電界効果トランジスタのドレインと前記信号線 との間に接続され、ゲートが前記制御線に接続された取込用絶縁ゲート型電界効果トランジスタと、

基準電佐と前記取動対象間に接続された収動用絶縁ゲート型電界効果ト ランジスタと、

第1電極が前配変換用絶縁ゲート型電界効果トランジスタのゲート及び 駆動用絶縁ゲート型電界効果トランジスタのゲートに共通に接続され、第2電極 が基準電位に接続されたキャパシタと、

前記変換用絶録ゲート型電界効果トランジスタのゲートとドレイン関に

接続され、ゲートが前配制御線に接続されたスイッチ用絶縁ゲート型電界効果ト ランジスタとを含む

電液配動回路。

23. 駆動対象に駆動電流を供給する電流駆動回路であって、 少なくとも一つの制御線と、

情報に応じた電流レベルを有する信号電流が供給される信号線と、 ソースが基準電位に接続された変換用絶縁ゲート型電界効果トランジスタと、

前配変換用絶縁ゲート型電界効果トランジスタのドレインと前配信号線 との間に接続され、ゲートが前記制御線に接続された取込用絶縁ゲート型電界効 果トランジスタと、

基準電位と前記駆動対象面に接続された駆動用絶縁ゲート型電界効果ト ランジスタと、

第1電極が前配駆動用絶縁ゲート型電界効果トランジスタのゲートに接 続され、第2電極が基準電位に接続されたキャパシタと、

前配変換用絶縁ゲート変電界効果トランジスタのゲートと、前配駆動用 絶縁ゲート型電界効果トランジスタのゲートと前配キャパシタの第1電極との接 続点間に接続され、ゲートが前配制御線に接続されたスイッチ用絶縁ゲート型電 界効果トランジスタとを含む

電流電動回路。

2.4. 前記取込用絶数ゲート型電界効果トランジスタの制御場子とスイッチ用 絶縁ゲート型電界効果トランジスタ制御場子はぞれぞれ異なる制御線に接続され ている

請求項23記載の電流駆動回路。

25. 前配変換用トランジスタのトランジスタサイズが前配駆動用トランジス タのトランジスタサイズより大きく設定されている 請求項23記載の電流駆動回路。

26. 走査線と、

輝度情報に応じた信号が供給されるデータ線と、

前記データ線及び走査線の交差部に形成された表示素子を含む図素を有

し、

前記画素は、前記定査線が選択されたとき、前記データ線に供給される信号を取り込む受入部と、

この取り込んだ信号を変換して保持する変換保持部と、

前配保持された信号を変換し、前配表示素子に供給する駆動部とを有する

表示装置。

27. 前記取り込んだ信号は電流であり、蔣記変換条件部で保持される信号は 電圧であり、前記表示素子に供給される信号は電流である

請求項28記載の表示装置。

2 8. 前配変換保持部は、創御籍子を備える第1のトランジスタと、前配制御 婚子に接続されたキャパシタを有する

請求項26記載の表示装置。

2.9. 前記変換保持部は、前記第1のトランジスタの第1階子と前記制御場子 の間に接続された第2のトランジスタを有する

請求項28記載の表示装置。

80. 前記第2のトランジスタは、前記データ兼に供給される信号を前記受入 部が取り込む際に導選状態となり、前記変換保持部に信号が供給された後非導通 状態となる

請求項29記載の表示装置。

8 1. 前配受入部は第1幅子が前記第1のトランジスタの第1種子に接続され、第2幅子が前配データ線に接続された第8のトランジスタを有し、

前記第2トランジスタの制御端子と前記第8のトランジスタの制御端子 は異なる走査線に接続されている

請求項29記載の表示装置。

- 3.2. 前記変換保持部と前記収齢部は、同一のトランジスタである 請求項2.6記載の表示装置。
- 33、前記取動部は、前記第1のトランジスタの創創場子に、制御場子が接続された第3のトランジスタを有している

請求項28記載の表示装置。

34. **育記収励**部は、**肯記第**1のトランジスタの側御路子に、刺御箱子が接続 された第3のトランジスタを有しており、前記第1及び第2、第3のトランジス タでカレントミラー回路を構成している

請求項29記載の表示装置。

- 8 5. 前記駆動部は、前記第1のトランジスタである 請求項28記載の表示装置。
- 8 8. 前記第1のトランジスタと前記表示素子の間に第4のトランジスタを有する

請求項35記載の表示装置。

- 38. 前記駆動部及び前記変換保持部は複数のトランジスタから構成されている

請求項26記載の表示装置。

8 9. 前配変換保持部は、制御場子を備える複数のトランジスタと、前配各制 御場子に接続された複数のキャパシタを有する

請求項26記載の表示装置。

40. 前配第3のトランジスタの第1の端子に前配表示素子が接続され、前配 第3のトランジスタの第2の端子に定電圧減が接続されている

請求項33記載の表示整置。

- 41. 前記キャパシタに前記第2のトランジスタの銅御場子が接続されている 請求項34記載の表示装置。
- 42. 前配キャパシタの他場が前配第1のトランジスタの第2の端子に接続されている

請求項37配載の表示装置。

48. 前記表示素子は、少なくとも一方の電極が透明であり、かつ前記電極間に挟まれた有機物を含む層を有している

請求項26記載の表示装置。

- 4.4. 前記データ線と所定電位との間に、リーク素子が接続されている 請求項2.8記載の表示装置。
- 45. 前記データ線と所定電位との間に、前記走査線が選択される前に前記データを初期値に設定する初期値設定用素子が接続されている。

請求項26記載の表示装置。

46. 定査無と、

前配データ線及び定査線の交差部に形成された有機層を有する画素を有し、

前記画素は、前記走査線が選択されたとき、前記データ線に供給される電流信号を取り込む受入部と、

この取り込んだ電流信号を電圧変換して保持する変換保持部と、

前配保持された電圧信号を変換し、前配表示素子に電流供給する駆動部を有す

る

表示装置。

47、前配輝度情報は電圧であり、前配電圧を電流に変換して前配データ線に

3.00

the service of the service of the service of

## 供給する

請求項46記載の表示裝置。

48. 前配変換保持部は、制御端子を備える第1のトランジスタと、前配制御 端子に接続されたキャパシタを有する

請求項46記載の表示装置。

4 B. 前記変換保持部は、前記第1のトランジスタの第1端子と前記制卸端子 の間に接続された第2のトランジスタを有する

請求項48記載の表示装置。

50. 前記第2のトランジスタは、前記データ線に供給される信号を前記受入 部が取り込む際に導通状態となり、前記変換保持部に信号が供給された後非導通 状態となる

請求項49記載の表示装置。

51. 前配受入部は第1増子が前配第1のトランジスタの第1増子に接続され 、第2増子が前配データ線に接続された第3のトランジスタを有し、

前記第2トランジスタの制御端子と前記第3のトランジスタの制御場子 は異なる走査線に接続されている

請求項48記載の表示装置。

- 5·2: 前記変換保持部と前記駆動部は、同一のトランジスタである 請求項 4·8 記載の表示装置。
- 53. 前記駆動部は、前配第1のトランジスタの制御場子に、制御端子が接続 された第3のトランジスタを有している

請求項48記載の表示装置。

54. 前記駆動部は、前記第1のトランジスタの制御場子に、制御場子が接続された第3のトランジスタを有しており、前記第1及び第2、第3のトランジスタでカレントミラー回路を構成している

請求項49記載の表示装置。

- 5 5. 前記駆動部は、前記第1のトランジスタである 請求項48記載の表示装置。
- 5 6. 前配第1のトランジスタと前配表示素子の間に第4のトランジスタを有する

請求項55記載の表示装置。

5.7. 前配第1のトランジスタの第1の端子に表示素子が接続され、前配第1 のトランジスタの第2の端子に第4のトランジスタを有する

請求項55記載の表示袋量。

5 8. 前記駆動部及び前記変換保持部は複数のトランジスタから構成されている

請求項46記載の表示装置。

5 9. 前配変換保持部は、前御衛子を備える複数のトランジスタと、前配各制 御婚子に接続された複数のキャパシタを有する

請求項48記載の表示装置。

80. 前記第8のトランジスタの第1の第子に前記表示素子が接続され、前記 第8のトランジスタの第2の第子に定電圧派が接続されている

請求項61記載の表示装置。

- 6 1. 前記キャパシタに前記第2のトランジスタの制御場子が接続されている 請求項5 4 記載の表示装置。
- 82. 前記キャパシタの他端が前記第1のトランジスタの第2の端子が接続されている

請求項57記載の表示装置。

6.3. 前記表示素子は、少なくとも一方の電極が透明であり、かつ前記電極間 に挟まれた有機物を含む層を有している

請求項46記載の表示装置。

8.4. 前記データ線と所定電位との間に、リーク素子が接続されている

請求項46記載の表示装置。

65. 前記データ様と所定電位との間に、前記データを初期値に設定する初期 位設定用素子が接続されている

請求項46記載の表示装置。

66. 定査線を順次選択する走査線駆動回路と、

輝度情報に応じた電流レベルを有する信号電流を生成して逐次データ線 に供給する電流源を含むデータ線取動回路と、

各定査練及び各データ線の交差部に配されていると共に、駆動電流の供給を受 けて発光する電流駆動型の発光素子を含む複数の調素とを備えた

表示美量であって、

前記画業は、

前記走査線が選択されたとき、前記データ線から信号電流を取り込む受 入部と、

取り込んだ信号電流の電流レベルを一旦電圧レベルに変換して保持する要換部と、

保持された電圧レベルに応じた電流レベルを有する駆動電流を当該発光 素子に流す駆動部とを含む

..... 表示教量。-------

67. 前記変換部は、ゲート、ソース、ドレイン及びチャネルを備えた変換用 絶縁ゲート型電界効果トランジスタと、前記ゲートに接続した容量とを含んでい る

請求項 8 8 記載の表示装置。

8. 前記変換部は、前記変換用絶縁ゲート型電界効果トランジスタのドレインとゲートとの間に挿入されたスイッチ用絶縁ゲート型電界効果トランジスタを含んでおり、

前記スイッチ用絶縁ゲート翌電界効果トランジスタは、信号電流の電流

レベルを電圧レベルに変換する時に導通し、前配変換用絶縁ゲート型電界効果ト ランジスタのドレインとゲートを電気的に接続してソースを基準とする電圧レベ ルをゲートに生ぜしめる一方、

前記スイッチ用絶縁ゲート型電界効果トランジスタは、電圧レベルを前 記容量に保持する時に遮断され、前記変換用絶縁ゲート型電界効果トランジスタ のゲート及びこれに接続した前記容量をドレインから切り離す

請求項67記載記載の表示装置。

6.9. 前記受入部は、前記変換用絶縁ゲート型電界効果トランジスタのドレインと前記データ線との間に挿入された取込用絶縁ゲート型電界効果トランジスタを含み、

前記変換部は、前記変換用絶縁ゲート壺電界効果トランジスタのドレインとゲートとの間に挿入されたスイッチ用絶縁ゲート型電界効果トランジスタを含んでいる

請求項66記載の表示装置。

70. 前記取込用絶縁ゲート型電界効果トランジスタのゲートとスイッチ用絶縁ゲート型電界効果トランジスタのゲートはぞれぞれ異なる走査線に接続されている

請求項 8 8 記載の表示装置。

71. 前記スイッチ用絶縁ゲート型電界効果トランジスタは、信号電流の電流 レベルを電圧レベルに変換する時に導通し、前記変換用絶縁ゲート型電界効果ト ランジスタのドレインとゲートを電気的に接続してソースを基準とする電圧レベ ルをゲートに生ぜしめる一方、

前記スイッチ用絶縁ゲート型電界効果トランジスタは、電圧レベルを前記容量に保持する時に遮断され、前記変換用絶縁ゲート型電界効果トランジスタのゲート及びこれに接続した前記容量をドレインから切り離し、

前記スイッチ用絶縁ゲート型電界効果トランジスタは、非選択となって

前記取込用絶録ゲート型電界効果トランジスタが非導通となる前に遮断される 請求項70記載の表示装置。

72. 前記スイッチ用絶縁ゲート型電界効果トランジスタ及び前記取込用絶縁 ゲート型電界効果トランジスタが非導進となった後、1フレーム期間内の所定時 間後に前記スイッチ用絶縁ゲート型電界効果トランジスタを導通させて、走査兼 単位で消灯を行う

請求項71記載の表示装置。

73. 前配スイッチ用絶縁ゲート型電界効果トランジスタが接続される走査線 は、色の3原色の各色毎に独立に設けられている

請求項71記載の表示装置。

7.4. 前記スイッチ用絶縁ゲート型電界効果トランジスタの等電型と前記取込 用絶縁ゲート型電界効果トランジスタの等電型が異なる

請求項 6 9 記載の表示装置。

7.5. 前記駆動部は、ゲート、ドレイン、ソース及びチャネルを備えた駆動用 絶縁ゲート型電界効果トランジスタを含んでおり、

前配駆動用絶縁ゲート型電界効果トランジスタは、前配容量に保持された電圧レベルをゲートに受け入れそれに応じた電流レベルを有する駆動電流をチャネルを介して前配発光素子に流す

請求項67記載の表示装置。

7 6. 前配変換用絶縁ゲート器電界効果トランジスタのゲートと前配駆動用絶 縁ゲート型電界効果トランジスタのゲートとが直接に接続されてカレントミラー 回路を構成し、信号電流の電流レベルと駆動電流の電流レベルとが比例関係とな る機にした

請求項75記載の表示装置。

77. 前記取動用絶縁ゲート型電界効果トランジスタは、固素内で対応する変換用絶縁ゲート型電界効果トランジスタの近傍に形成されており、前記変換用絶

緑ゲート型電界効果トランジスタと同等の関電圧を有する 請求項75記載の表示装置。

78. 前記変換用絶縁ゲート型電界効果トランジスタのトランジスタサイズが 前記駆動用絶縁ゲート型電界効果トランジスタのトランジスタサイズより大きく 設定されている

請求項77記載の表示装置。

79. 前配駆動用絶縁ゲート型電界効果トランジスタは飽和領域で動作し、そのゲートに印加された電圧レベルと関電圧との差に応じた駆動電流を前記発光素 子に減す

請求項77記載の表示英量。

- 80. 前記駆動用絶縁ゲート型電界効果トランジスタはリニア領域で動作する 請求項77記載の表示装置。
- 8 1. 前配駆動用絶縁ゲート型電界効果トランジスタはリニア領域で動作する 請求項7 8 記載の表示装置。
- 82. 育記駆動部は、前記変換部との間で前記変換用絶縁ゲート設電界効果ト ランジスタを時分割的に共用しており、

前記駆動部は、信号電流の変換を完了した後前配変換用絶縁ゲート型電 界効果トランジスタを前配受入都から切り離して駆動用とし、保持された電圧レベルを前配変換用絶縁ゲート型電界効果トランジスタのゲートに印加した状態で チャネルを避じ駆動電流を前配発光素子に流す

請求項67記載の表示装置。

83. 前記駆動部は、駆動時以外に前記変換用絶縁ゲート型電界効果トランジスタを介して前記発光素子に流れる不要電流を遮断する制御手段を有する

請求項82記載の表示装置。

8 4. 前記制御手段は、整流作用を有する二端子型の発光素子の端子間電圧を 制御して不要電流を遮断する 請求項83記載の表示装置。

85. 前記制御手段は、前記変換用絶縁ゲート型電界効果トランジスタと前記 発光素子との間に挿入された制御用絶縁ゲート型電界効果トランジスタからなり

前記制御用絶縁ゲート型電界効果トランジスタは、前記発光素子の非駆 動時に非導進状態となって前記変換用絶縁ゲート型電界効果トランジスタと前記 発光素子とを切り離し、前記発光素子の駆動時には導進状態に切り替わる

請求項83記載の表示装置。

8 8. 前記制御手段は、非駆動時に駆動電流を遮断して前記発光素子を非発光 状態に置く時間と、駆動時に駆動電流を流して前記発光素子を発光状態に置く時 間の割合を制御して、各国素の輝度を調整可能にした

請求項88記載の表示装置。

87. 前記駆動部は、前記変換用絶縁ゲート器電界効果トランジスタを通って 前記発光素子に流れる駆動電流の電流レベルを安定化するために、前記変換用絶 縁ゲート型電界効果トランジスタのソースを基準にしたドレインの電位を固定化 する電位固定手段を有する

請求項82記載の表示装置。

88. 前記受入部、前記変換部及び前記駆動部は複数の絶縁ゲート型電界効果トランジスタを組み合わせた電流回路を構成し、

1 つまたは2つ以上の絶縁ゲート登電界効果トランジスタは電流回路中の電流リークを抑制するためにダブルゲート構造を有する

請求項66記載の表示装置。

89. 前記収勤部は、ゲート、ドレイン及びソースを備えた絶縁ゲート型電界 効果トランジスタを含み、ゲートに印加された電圧レベルに応じてドレインとソ ースの間を通る駆動電池を前記発光素子に施し、

前記発光素子は、アノード及びカソードを有する二端子蓋であり、カソ

ードがドレインに接続している

請求項66記載の表示装置。

90. 前記駆動部は、ゲート、ドレイン及びソースを備えた絶縁ゲート型電界 効果トランジスタを含み、ゲートに印加された電圧レベルに応じてドレインとソ ースの間を通る駆動電流を前記発光素子に流し、

前記発光素子は、アノード及びカソードを有する二端子型であり、アノードがソースに接続している

請求項 6 6 記載の表示装置。

9 1. 首記変換部によって保持された電圧レベルを下方調整して前記駆動部に 供給する調整手段を含んでおり、各国素の輝度の黒レベルを引き締める

請求項66記載の表示装置。

- 9 2. 前記データ線と所定電位との間に、リーク素子が接続されている 請求項 6 6 記載の表示装置。
- 9 8、 **前記**データ線と所定電位との間に、前記定査線が選択される前に前記データを初期値に設定する初期値設定用素子が接続されている

請求項 6 6 記載の表示装置。

9 4. 前記収験部は、ゲート、ドレイン及びソースを有する絶縁ゲート型電界 効果トランジスタを含んでおり、

前記調整手段は、前記絶縁ゲート型電界効果トランジスタのゲートとソ ース間の電圧を底上げしてゲートに印加される電圧レベルを下方調整する 請求項93記載の表示装置。

9 5. 前記駆動部は、ゲート、ドレイン及びソースを有する絶縁ゲート型電界 効果トランジスタを含んでおり、

前配変換部は前記薄膜トランジスタのゲートに接続され且つ前記電圧レベルを保持する容量を備えており、

前配觸整手段は、前配容量に接続した追加容量からなり、前配容量に保

持された前配絶縁ゲート型電界効果トランジスタのゲートに印加されるべき電圧 レベルを下方調整する

請求項93記載の表示装置。

9 6. 前記駆動部は、ゲート、ドレイン及びソースを有する絶縁ゲート型電界 効果トランジスタを含んでおり、

前記変換部は一端が前記薄膜トランジスタのゲートに接続され且つ前記 電圧レベルを保持する容量を備えており、

前記調整手段は、前記変換部によって変換された前記電圧レベルを前記 客量に保持する時前配容量の他端の電位を調整して、前記絶縁ゲート型電界効果 トランジスタのゲートに印加されるべき電圧レベルを下方調整する

請求項93記載の表示装置。

- 97. 前記発光素子は有機エレクトロルミネッセンス素子を用いる。 請求項 6 6 記載の表示装置。
- 9 8. 前記駆動用絶縁ゲート型電界効果トランジスタはPチャネル型である 請求項 7 5 記載の表示装置。
- 9 9. 走査線を順次選択する走査線駆動回路と、

**輝度情報に応じた電流レベルを有する信号電流を生成して温次データ様** に供給する電流源を含むデータ練収動回路と、

各定査線及び各データ線の交差部に配されていると共に、駆動電流の供給を受 けて発光する電流駆動型の発光素子を含む複数の顕素とを備えた

表示装置であって、

前記曹素は、

ソースが基準電位に接続された変換用絶縁ゲート型電界効果トランジス タと、

前記変換用絶縁ゲート型電界効果トランジスタのドレインと前記データ 線との間に接続され、ゲートが前記走査線に接続された取込用絶縁ゲート型電界 効果トランジスタど、

基準電位と前配発光素子間に接続された駆動用絶縁ゲート型電界効果ト ランジスタと、

第1電極が前記変換用絶縁ゲート型電界効果トランジスタのゲート及び 駆動用絶縁ゲート型電界効果トランジスタのゲートに共通に接続され、第2電極 が基準電位に接続されたキャパシタと、

前記変換用絶縁ゲート型電界効果トランジスタのゲートとドレイン間に 接続され、ゲートが前記走査線に接続されたスイッチ用絶縁ゲート型電界効果ト ランジスタとを含む

表示装置。

100、走査線を順次選択する走査線収動回路と、

輝度情報に応じた電流レベルを有する信号電流を生成して巡次データ線 に供給する電流器を含むデータ線駆動回路と、

各定査線及び各データ線の交差部に配されていると共に、駆動電流の供給を受 けて発光する電流駆動型の発光素子を含む複数の画素とを備えた

表示装置であって、

前配画素は、

ソースが基準電位に接続された変換用絶縁ゲート型電界効果トランジス

前記変換用絶縁ゲート型電界効果トランジスタのドレインと前記データ 線との間に接続され、ゲートが前記定査線に接続された取込用絶縁ゲート型電界 効果トランジスタと、

基準電位と前記発光素子間に接続された駆動用絶縁ゲート型電界効果ト ランジスタと、

第1電極が前記駆動用絶縁ゲート型電界効果トランジスタのゲートに接 続され、第2電極が基準電位に接続されたキャパシタと、 前記変換用絶縁ゲート型電界効果トランジスタのゲートと、前記駆動用 絶縁ゲート型電界効果トランジスタのゲートと前記キャパシタの第1電極との接 続点間に接続され、ゲートが前記走査線に接続されたスイッチ用絶縁ゲート型電 界効果トランジスタとを含む

表示装置。

101. 前記取込用絶縁ゲート室電界効果トランジスタの制御備子とスイッチ用 絶縁ゲート型電界効果トランジスタ制御衛子はぞれぞれ異なる走査線に接続され ている

請求項100記載の表示装置。

102. 前記変換用トランジスタのトランジスタサイズが前記駆動用トランジスタのトランジスタサイズより大きく設定されている

請求項100記載の表示装置。

103. 前記スイッチ用絶縁ゲート翌電界効果トランジスタ及び前記取込用絶縁 ゲート型電界効果トランジスタが非導速となった後、1フレーム期間内の所定時 間後に前記スイッチ用絶縁ゲート型電界効果トランジスタを導張させて、走査機 単位で消灯を行う

請求項101記載の表示装置。

104. 輝度情報に応じた電流レベルの信号電流を供給するデータ線と選択バルスを供給する走査線との交差部に配され、駆動電流により発光する電流駆動型の発光素子を駆動する西素回路であって、

前記走査線からの選択パルスに応答して前記データ線から信号電流を取り込む受入部と、

取り込んだ信号電機の電流レベルを一旦電圧レベルに変換して保持する 変換部と、

保持された電圧レベルに応じた電流レベルを有する駆動電流を当該発光 素子に流す駆動部とを含む 面素回路。

105. 前記変換部は、ゲート、ソース、ドレイン及びチャネルを備えた変換用 絶縁ゲート型電界効果トランジスタと、前記ゲートに接続した容量とを含んでい る

請求項104記載の商素回路。

106. 前配変換部は、前配変換用絶縁ゲート型電界効果トランジスタのドレインとゲートとの間に挿入されたスイッチ用絶縁ゲート型電界効果トランジスタを含んでおり、

前記スイッチ用絶縁ゲート設電界効果トランジスタは、信号電流の電流 レベルを電圧レベルに変換する時に導通し、前記変換用絶縁ゲート型電界効果ト ランジスタのドレインとゲートを電気的に接続してソースを基準とする電圧レベ ルキゲートに生ぜしめる一方、

前記スイッチ用絶縁ゲート型電界効果トランジスタは、電圧レベルを前 記容量に保持する時に遮断され、前記変換用絶縁ゲート型電界効果トランジスタ のゲート及びこれに接続した前記容量をドレインから切り離す

請求項105記載記載の商素回路。

107. 前記受入部は、前記変換用絶縁ゲート型電界効果トランジスタのドレインと前記データ線との間に挿入された取込用絶縁ゲート型電界効果トランジスタを含み、

前記変換部は、前記変換用絶縁ゲート型電界効果トランジスタのドレインとゲートとの間に挿入されたスイッチ用絶縁ゲート型電界効果トランジスタを含んでいる

請求項104記載の画素回路。

108. 前記取込用絶縁ゲート型電界効果トランジスタのゲートとスイッチ用絶縁ゲート型電界効果トランジスタのゲートはぞれぞれ異なる走査線に接続されている

請求項107記載の面素回路。

109. 前記スイッチ用絶縁ゲート型電界効果トランジスタは、信号電流の電流 レベルを電圧レベルに変換する時に導通し、前記変換用絶縁ゲート型電界効果ト ランジスタのドレインとゲートを電気的に接続してソースを基準とする電圧レベ ルをゲートに生ぜしめる一方、

前記スイッチ用絶録ゲート型電界効果トランジスタは、電圧レベルを前 記容量に保持する時に遮断され、前記変換用絶録ゲート型電界効果トランジスタ のゲート及びこれに接続した前記容量をドレインから切り離し、

前記スイッチ用絶縁ゲート型電界効果トランジスタは、非選択となって 前記取込用絶縁ゲート型電界効果トランジスタが非導通となる前に遮断される

請求項108記載の國素回路。

110. 前記スイッチ用絶縁ゲート型電界効果トランジスタ及び前記取込用絶縁 ゲート型電界効果トランジスタが非導速となった後、1フレーム期間内の所定時 間後に前記スイッチ用絶縁ゲート型電界効果トランジスタを導通させて、定査禁 単位で消灯を行う

請求項109記載の買案回路。

111. 前記スイッチ用絶縁ゲート型電界効果トランジスタが接続される走査線は、色の3原色の各色毎に独立に設けられている

請求項105記載の顕素回路。

112. 前記スイッチ用絶縁ゲート型電界効果トランジスタの導電型と前記取込 用絶縁ゲート型電界効果トランジスタの導電型が異なる

請求項107記載の西素回路。

1.1.3. 前記収動部は、ゲート、ドレイン、ソース及びチャネルを備えた収動用 絶縁ゲート型電界効果トランジスタを含んでおり、

前記駆動用絶縁ゲート型電界効果トランジスタは、前記容量に保持された電圧レベルをゲートに受け入れそれに応じた電流レベルを有する駆動電流をチ

ャネルを介して前記発光素子に流す

請求項105記載の國素回路。

114、前記変換用絶縁ゲート型電界効果トランジスタのゲートと前記駆動用絶 縁ゲート型電界効果トランジスタのゲートとが直接に接続されてカレントミラー 回路を構成し、信号電流の電流レベルと駆動電流の電流レベルとが比例関係となる機にした

請求項113記載の圖案回路。

1 1 5. 前記駆動用絶縁ゲート型電界効果トランジスタは、調素内で対応する変 換用絶縁ゲート型電界効果トランジスタの近傍に形成されており、前記変換用絶 縁ゲート型電界効果トランジスタと同等の簡電圧を育する

請求項113記載の國素回路。

1 1 6. 前記変換用絶縁ゲート翌電界効果トランジスタのトランジスタサイズが 前記駆動用絶縁ゲート翌電界効果トランジスタのトランジスタサイズより大きく 設定されている

請求項115記載の図素回路。

117. 前記取動用絶縁ゲート室電界効果トランジスタは飽和領域で動作し、そのゲートに印加された電圧レベルと顕電圧との差に応じた駆動電流を前記発光素子に流す

請求項115記載の西素回路。

- 118. 前記駆動用絶縁ゲート型電界効果トランジスタはリニア領域で動作する 請求項115記載の画素回路。
- 119. 前配駆動用絶縁ゲート型電界効果トランジスタはリニア領域で動作する 請求項116配載の商素回路。
- 120. 前記駆動部は、前記変換部との間で前記変換用絶縁ゲート壺電界効果トランジスタを時分割的に共用しており、

前記駆動部は、信号電流の変換を完了した後前記変換用絶縁ゲート型電

界効果トランジスタを前記受入部から切り離して駆動用とし、保持された電圧レベルを前記変換用絶縁ゲート型電界効果トランジスタのゲートに印加した状態で チャネルを通じ駆動電流を前記発光素子に流す

請求項121記載の職素回路。

121. 前記駆動部は、駆動時以外に前記変換用絶縁ゲート型電界効果トランジスタを介して前記発光素子に流れる不要電流を遮断する制御手段を有する

請求項120記載の商素回路。

122. 前記制御手段は、整流作用を有する二端子型の発光素子の端子間電圧を制御して不要電流を遮断する

請求項121記載の調素回路。

123. 前記制御手段は、前記変換用絶縁ゲート設電界効果トランジスタと前記 発光素子との間に挿入された制御用絶縁ゲート型電界効果トランジスタからなり

前記制御用絶縁ゲート型電界効果トランジスタは、前記発光素子の非駆動時に非導通状態となって前記変換用絶縁ゲート型電界効果トランジスタと前記 発光素子とを切り載し、前記発光素子の駆動時には導通状態に切り替わる

請求項121記載の画素回路。

124. 前記制御手段は、非駆動時に駆動電流を遮断して前記発光素子を非発光 状態に置く時間と、駆動時に駆動電流を流して前記発光素子を発光状態に置く時 間の割合を制御して、各画素の輝度を調整可能にした

請求項121記載の國素回路。

125. 前配駆動部は、前配変換用絶縁ゲート型電界効果トランジスタを通って前配発光素子に流れる駆動電流の電流レベルを安定化するために、前配変換用絶縁ゲート型電界効果トランジスタのソースを基準にしたドレインの電位を固定化する電位固定手段を有する

請求項120記載の画素回路。

126. 前記受入部、前記変換部及び前記駆動部は複数の絶縁ゲート型電界効果トランジスタを組み合わせた電流回路を構成し、

1 つまたは2つ以上の絶縁ゲート型電界効果トランジスタは電流回路中 の電流リークを抑制するためにダブルゲート構造を有する

請求項104記載の画素団路。

127. 前記駆動部は、ゲート、ドレイン及びソースを備えた絶縁ゲート型電界効果トランジスタを含み、ゲートに印加された電圧レベルに応じてドレインとソースの間を通る駆動電流を前記発光素子に流し、

前配発光素子は、アノード及びカソードを有する二端子型であり、カソードがドレインに接続している

請求項104記載の圖素回路。

128. 前記駆動部は、ゲート、ドレイン及びソースを備えた絶縁ゲート登電界効果トランジスタを含み、ゲートに印加された電圧レベルに応じてドレインとソースの間を通る駆動電流を前記発光素子に流し、

前記発光素子は、アノード及びカソードを有する二端子型であり、アノ ードがソースに接続している

請求項104記載の國素回路。

129. 前記支援部によって保持された電圧レベルを下方調整して前記駆動部に、供給する調整手段を含んでおり、各箇条の輝度の黒レベルを引き締める

請求項104記載の画案回路。

- 130. 前記データ集と所定電位との間に、リーク素子が接続されている 請求項104記載の図素回路。
- 131. 前記データ線と所定電位との間に、前記データを初期値に設定する初期 値設定用素子が接続されている

請求項104記載の買素回路。

132. 前記収動部は、ゲート、ドレイン及びソースを有する絶縁ゲート型電界

効果トランジスタを含んでおり、

前記調整手段は、前記絶縁ゲート型電界効果トランジスタのゲートとソ ース間の電圧を底上げしてゲートに印加される電圧レベルを下方調整する

請求項129記載の画素回路。

188. 前記駆動部は、ゲート、ドレイン及びソースを有する絶縁ゲート型電界 効果トランジスタを含んでおり、

前配変換部は前配薄膜トランジスタのゲートに接続され且つ前記電圧レベルを保持する容量を備えており、

前記調整手段は、前配容量に接続した追加容量からなり、前配容量に保 持された前記絶縁ゲート型電界効果トランジスタのゲートに印加されるべき電圧 レベルを下方調整する

勝求項128記載の國素回路。

184. 前記駆動部は、ゲート、ドレイン及びソースを有する絶縁ゲート型電界 効果トランジスタを含んでおり、

前記変換部は一端が前記薄膜トランジスタのゲートに接続され且つ前記 電圧レベルを保持する容量を備えており、

前記調整手段は、前記変換部によって変換された前記電圧レベルを前記 容量に保持する時前記容量の他場の電位を調整して、前記絶縁ゲート型電界効果 トランジスタのゲートに印加されるべき電圧レベルを下方調整する

請求項129記載の画素回路。

- 135、前記発光素子は有機エレクトロルミネッセンス素子を用いる 糖求項104記載の図素回路。
- 186. 前記収動用絶縁ゲート型電界効果トランジスタはPチャネル型である 請求項118記載の調素回路。
- 187. 輝度情報に応じた電流レベルの信号電流を供給するデータ線と選択パルスを供給する定査線との交差部に配され、収酪電流により発光する電流収動型の

発光素子を駆動する画素回路であって、

ソースが基準電位に接続された変換用絶縁ゲート型電界効果トランジス タと、

前記変換用絶縁ゲート型電界効果トランジスタのドレインと前記データ 線との間に接続され、ゲートが前記走査線に接続された取込用絶縁ゲート型電界 効果トランジスタと、

基準電位と前配発光素子間に接続された駆動用絶縁ゲート型電界効果ト ランジスタと、

第1電極が前記変換用絶縁ゲート型電界効果トランジスタのゲート及び 駆動用絶縁ゲート型電界効果トランジスタのゲートに共通に接続され、第2電極 が基準電位に接続されたキャパシタと、

前記変換用絶縁ゲート型電界効果トランジスタのゲートとドレイン圏に 接続され、ゲートが前記走査線に接続されたスイッチ用絶縁ゲート型電界効果ト ランジスタとを含む

| 国素回路。

138. 輝度情報に応じた電流レベルの信号電流を供給するデータ線と選択パルスを供給する走査線との交差部に配され、駆動電流により発光する電流駆動型の発光素子を駆動する画素回路であって、

ソースが基準電位に接続された変換用絶縁ゲート型電界効果トランジス タと、

前記変換用絶縁ゲート型電界効果トランジスタのドレインと前記データ 線との間に接続され、ゲートが前記走査線に接続された取込用絶縁ゲート型電界 効果トランジスタと、

基準電位と前記発光素子面に接続された駆動用絶縁ゲート型電界効果トランジスタと、

第1電極が前配駆動用絶縁ゲート型電界効果トランジスタのゲートに接

続され、第2電極が基準電位に接続されたキャパシタと、

前記変換用絶縁ゲート型電界効果トランジスタのゲートと、前記駆動用 絶縁ゲート型電界効果トランジスタのゲートと前記キャパシタの第1電極との接 続点間に接続され、ゲートが前記走査線に接続されたスイッチ用絶縁ゲート型電 界効果トランジスタとを含む

國素团路。

139. 前記取込用絶縁ゲート型電界効果トランジスタの制御場子とスイッチ用 絶縁ゲート型電界効果トランジスタ制御場子はぞれぞれ異なる走査線に接続され でいる

請求項138記載の国素回路。

140. 前配変換用トランジスタのトランジスタサイズが前配収動用トランジスタのトランジスタサイズより大きく設定されている

請求項138記載の西素国路。

141. 前記スイッチ用絶縁ゲート型電界効果トランジスタ及び前記取込用絶縁 ゲート型電界効果トランジスタが非導選となった後、1フレーム期間内の所定時 間後に前記スイッチ用絶縁ゲート型電界効果トランジスタを導通させて、定金線 単位で消灯を行う

| 請求項1.8.9 記載の国素回路。

142. 輝度情報に応じた電流レベルの信号電流を供給するデータ線と選択パルスを供給する走査線との交差部に配され、駆動電流により発光する電流駆動型の発光素子を駆動する発光素子の駆動方法であって、

前記走査線からの選択パルスに応答して前記データ線から信号電流を取 り込む受入手順と、

取り込んだ信号電流の電流レベルを一旦電圧レベルに変換して保持する 変換手順と、

保持された電圧レベルに応じた電流レベルを有する駆動電流を当該発光

素子に流す駆動手頭とを含む

発光素子の駆動方法。

143. 前配変換手順は、ゲート、ソース、ドレイン及びチャネルを備えた変換 用絶縁ゲート型電界効果トランジスタと、前配ゲートに接続した容量とを用いる 手順を含んでおり、

前記手順において、前記変換用絶縁ゲート型電界効果トランジスタは、 前記受入手順によって取り込まれた信号電流を前記チャネルに流して変換された 電圧レベルを前記ゲートに発生させ、前記容量は前記ゲートに生じた電圧レベル を保持する

請求項142記載の発光素子の駆動方法。

144. 前記変換手項は、前記変換用絶縁ゲート器電界効果トランジスタのドレインとゲートとの間に挿入されたスイッチ用絶縁ゲート温電界効果トランジスタを用いる手間を含んでおり、

前記手段において、前記スイッチ用絶縁ゲート返電界効果トランジスタは、前記変換用絶縁ゲート返電界効果トランジスタが信号電流の電流レベルを電圧レベルに変換する時に導速し、前記変換用絶縁ゲート返電界効果トランジスタのドレインとゲートを電気的に接続してソースを基準とする電圧レベルをゲートに生ぜしめる一方、

前記スイッチ用絶縁ゲート型電界効果トランジスタは、一電圧レベルを前 記容量に保持する時に遮断され、前記変換用絶縁ゲート型電界効果トランジスタ のゲート及びこれに接続した前記容量をドレインから切り離す

請求項143記載記載の発光素子の駆動方法。

145. 前記駆動手順は、ゲート、ドレイン、ソース及びチャネルを備えた駆動 用絶縁ゲート型電界効果トランジスタを用いる手順を含んでおり、

前配手順において、前配駆動用絶録ゲート型電界効果トランジスタは、前配容量に保持された電圧レベルをゲートに受け入れぞれに応じた電流レベルを有する

収齢電流をチャネルを介して前記発光素子に流す

請求項143記載の発光素子の駆動方法。

148. 前記変換用絶縁ゲート型電界効果トランジスタのゲートと前記駆動用絶縁ゲート型電界効果トランジスタのゲートとが直接に接続されてカレントミラー 回路を構成し、信号電流の電流レベルと駆動電流の電流レベルとが比例関係となる機にした

請求項1 4 5 記載の発光素子の収動方法。

147. 前配駆動用絶縁ゲート型電界効果トランジスタは、面素内で対応する変換用絶縁ゲート型電界効果トランジスタの近傍に形成されており、前配変換用絶縁ゲート型電界効果トランジスタと同等の顕電圧を有する

請求項145配載の発光素子の駆動方法。

148. 前記歌動用絶縁ゲート型電界効果トランジスタは飽和領域で動作し、そのゲートに印加された電圧レベルと関電圧との差に応じた駆動電流を前記発光素子に流す

請求項1-4 7記載の発光素子の駆動方法。

149. 前記駆動手職は、変換手順とで前記変換用絶縁ゲート型電界効果トランジスタを時分割的に共用しており、

前記駆動手頭は、信号電流の変換を完了した後前配変換用絶縁ゲート型 電界効果トランジスタを前配受入手頭から切り離して駆動用とし、保持された電 圧レベルを前配変換用絶縁ゲート型電界効果トランジスタのゲートに印加した状 様でチャネルを選び駆動電流を前配発光素子に流す

請求項143記載の奏光素子の駆動方法。

150. 前記駆動手順は、駆動時以外に前記変換用絶縁ゲート型電界効果トラン ジスタを介して前記発光素子に流れる不要電流を遮断する制御手順を含む

請求項149記載の発光素子の収動方法。

151. 前記候御手順は、整流作用を有する二培子型の発光素子の第子而電圧を

制御して不要電流を遮断する

請求項150記載の発光素子の駆動方法。

152. 前記制御手順は、前記変換用絶縁ゲート型電界効果トランジスタと前記 発光素子との間に挿入された制御用絶縁ゲート型電界効果トランジスタを用いる 手順であり、

前記手順において、前記制御用絶縁ゲート型電界効果トランジスタは、 非駆動時に非導通状態となって前記変換用絶縁ゲート型電界効果トランジスタと 前記発光素子とを切り離し、駆動時には導過状態に切り替わる

請求項150記載の発光素子の駆動方法。

153. 前配制御手順は、非駆動時に駆動電流を遮断して前配発光素子を非発光 状態に置く時間と、駆動時に駆動電流を流して前配発光素子を発光状態に置く時 間の割合を制御して、各箇素の輝度を調整可能にした

請求項150記載の発光素子の駆動方法。

154. 前記駆動手順は、前記変換用絶縁ゲート型電界効果トランジスタを通って前記発光素子に流れる駆動電流の電流レベルを安定化するために、前記変換用 絶縁ゲート型電界効果トランジスタのソースを基準にしたドレインの電佐を固定 化する電位固定手順を含む

請求項150記載の発光素子の駆動方法。

155. 前記受入手順、前記変換手順及び前記駆動手順は複数の絶縁ゲート基電 界効果トランジスタを組み合わせた電流回路の上で実行され、

1 つまたは2 つ以上の絶縁ゲート型電界効果トランジスタは、前配電池 回路で各手順を実行中に電流リークを抑制するためダブルゲート構造を有する

請求項143記載の発光素子の駆動方法。

158. 前記駆動手順は、ゲート、ドレイン及びソースを備えた絶縁ゲート型電 界効果トランジスタを用いて行なわれ、ゲートに印加された電圧レベルに応じて ドレインとソースの間を通る駆動電流を前記発光素子に流し、 前配発光素子は、アノード及びカソードを有する二端子型であり、カソードが ドレインに接続している

請求項142記載の発光素子の駆動方法。

157. 前記駆動手順は、ゲート、ドレイン及びソースを構えた絶縁ゲート登電 界効果トランジスタを用いて行なわれ、ゲートに印加された電圧レベルに応じて ドレインとソースの間を通る駆動電流を前記発光素子に流し、

前記発光素子は、アノード及びカソードを有する二端子型であり、アノードが ソースに接続している

請求項142記載の発光素子の駆動方法。

158. 前記変換手順によって保持された電圧レベルを下方調整して前記収動手 順に減す調整手順を含んでおり、各個素の輝度の黒レベルを引き締める

請求項142記載の発光素子の駆動方法。

159. 前記駆動手順は、ゲート、ドレイン及びソースを有する絶縁ゲート**恐電** 界効果トランジスタを用い、

前記調整手順は、前記絶縁ゲート型電界効果トランジスタのゲートとソ ース間の電圧を底上げしてゲートに印加される電圧レベルを下方調整する

請求項158記載の発光素子の駆動方法。

1 8 0. 前配駆動手順は、ゲート、ドレイン及びソースを有する絶縁ゲート型電 界効果トランジスタを用い、

前記変換変換手職は前記薄膜トランジスタのゲートに接続され且つ前記 電圧レベルを保持する容量を用い、

前記調整手順は、前記容量に接続した追加容量を用い、前記容量に保持 された前記絶縁ゲート型電界効果トランジスタのゲートに印加されるべき電圧レ ベルを下方調整する

請求項158記載の発光素子の駆動方法。

161. 前記駆動手順は、ゲート、ドレイン及びソースを有する絶縁ゲート型電

界効果トランジスタを用い、

前記変換手順は、一端が前記薄膜トランジスタのゲートに接続され且つ 前記電圧レベルを保持する容量を用い、

前記調整手順は、前記変換手順によって変換された前記電圧レベルを前記容量に保持する時前記容量の他端の電位を調整して、前記絶縁ゲート型電界効果トランジスタのゲートに印加されるべき電圧レベルを下方調整する

請求項158記載の発光素子の駆動方法。

- 182. 前記発光素子は有機エレクトロルミネッセンス素子を用いる 請求項142記載の発光素子の駆動方法。
- 163. 画業を選択するための走査線と、画素を駆動するための輝度情報を与えるデータ線とがマトリクス状に配設され、

各国素は、供給される電流量によって輝度が変化する発光素子と、走査線によって制御され且つデータ線から与えられた輝度情報を国素に書き込む書込手酸と、前記書き込まれた輝度情報に応じて前記発光素子に供給する電流量を制御する駆動手段とを含み、

各国素への輝度情報の書き込みは、走査線が選択された状態で、データ 線に輝度情報に応じた電気信号を印加することによって行われ、

各箇業に書き込まれた輝度情報は走査線が非選択となった後も各箇素に 保持され、各箇素の発光素子は保持された輝度情報に応じた輝度で点灯を維持可 能な表示装置であって、

前記書込手段によって書き込まれた輝度情報を下方調整して前記電動手 段に供給する調整手段を含んでおり、各個素の輝度の黒レベルを引き締める

表示装置。

184. 輝度情報を供給するデータ様と選択パルスを供給する定査線との交差部 に配され、輝度情報に応じて発光する発光素子を有する資素を駆動する資素回路 であって、 走査線によって制御され且つデータ線から与えられた輝度情報を図案に 書き込む書込手段と、前記書き込まれた輝度情報に応じて前記発光素子に供給す る電流量を制御する駆動手段とを含み、

各個素への輝度情報の書き込みは、走査線が選択された状態で、データ 線に輝度情報に応じた電気信号を印加することによって行われ、

各国素に書き込まれた輝度情報は走査線が非選択となった後も各国素に 保持され、各国素の発光素子は保持された輝度情報に応じた輝度で点灯を維持可 能であって、

前記書込手段によって書き込まれた輝度情報を下方調整して前記駆動手 段に供給する調整手段を含んでおり、各画素の輝度の黒レベルを引き締める

留意回路。

185. 国素を選択するための走査線と、国素を収勤するための輝度情報を与えるデータ線とがマトリクス状に配設され、各国素は供給される電流量によって輝度が変化する発光素子を含む表示装置の駆動方法であって、

走査線によって制御され且つデータ線から与えられた輝度情報を図案に 書き込む書込手順と、前記書き込まれた輝度情報に応じて前記発光素子に供給す る電流量を制御する駆動手類とを含み、


各画素への輝度情報の書き込みは、走査線が選択された状態で、データ 象に輝度情報に応じた電気信号を印加することによって行われ、


各國素に書き込まれた輝度情報は走査線が非選択となった後も各國素に 保持され、各國素の発光素子は保持された輝度情報に応じた輝度で点灯を維持可 能であって、


前記書込手順によって書き込まれた輝度情報を下方調整して前記駆動手 環に被す調整手順を含んでおり、各個素の輝度の黒レベルを引き締める

表示装置の駆動方法。

FIG.1












FIG.5





6/20




FIG.8





FIG.9






FIG.11




FIG.12




FIG.13




FIG.14




FIG.15





FIG.16






FIG.18





FIG.19








FIG.21



**FIG.22** 



**FIG.23** 




FIG.24




FIG.25




FIG.26





FIG.27



## 符号リスト

OLED・・・発光素子

TFT1・・・変換用薄膜トランジスタ

TFT2・・・駅動用薄膜トランジスタ

TFT3・・・取込用薄膜トランジスタ

TFT4・・・スイッチ用薄膜トランジスタ

C・・・保持容量

CS・・電流源

scanA···走套線

scanB···走查練

data・・・データ線

21・・・走査練取動回路

22・・・データ練取動回路

23・・・走査練駆動回路

25・・・ 画素

## INTERNATIONAL SEARCH REPORT

Form PCT/ISA/210 (second sheet) (July 1992)

International application No.

PCT/JP00/04763

A. CLAS	SIFICATION OF SUBJECT MATTER . C1						
According	to International Patent Classification (IPC) or to both	setional alamicanton and	<b>m</b> c				
According to International Patent Classification (IPC) or to both estional classification and IPC  B. FIELDS SPARCHED							
Minimum documentation searched (classification system followed by classification symbols)							
Int	.Cl' G09G3/32, 3/30, 3/12, 3/3		• • ::				
Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched  Jitsuyo Shinan Koho 1922-1996 Torroku Jitsuyo Shinan Koho 1994-2000  Kokai Jitsuyo Shinan Koho 1971-2000 Jitsuyo Shinan Torroku Koho 1996-2000  Electronic data base consulted during the international search (name of data base and, where presideable, search terms used)							
C. DOCUMENTS CONSIDERED TO BE RELEVANT							
Category*	Citation of document, with indication, where	appropriate, of the relovant	pesengos	Relevant to claim No.			
A	JP, 1-279670, A (NEC Corporat: 09 November, 1989 (09.11.89),	on),		1-165			
	Full text; Figs. 1 to 3 (Fam	ily: none)	·				
A	JP, 9-197313, A (MEC Corporati 31 July, 1997 (31.07.97), Full text; Figs. 1 to 7 (Fam			1-165			
A	JP, 9-264810, A (ASAHI OPTICAL 07 October, 1997 (07.10.97), Full text; Figs. 1 to 3 (Fam.			1-165			
			ĺ				
			, · · . 1				
	•						
				. ]			
ł							
		•					
Perthe	documents are listed in the continuation of Box C.	See putent family a	DOGS.				
County interests of class decreased:							
"A" dosessi	at defining the general store of the set which is yet	priority data and not i	n conflict with the	application has about to			
	depended by published on at after the international filing "X" defended of particular relevances the published in our after the international filing						
dete contribute la contribute de la cont							
special reason (as specified)  Constituent to invalve an invalide state when the department is combined to invalve an invalide state with department in the combined with one or proper select state state department in the combined with one or proper select state state department.							
ments  "P" document published prior to the interactional filing date but later  "A" document unsuber of the stems passes family  than the priority date defined							
Date of the actual completion of the international search 16 August, 2000 (16.08.00)  Date of smalling of the international search report 29 August, 2000 (29.08.00)							
Name and mailing address of the ISA/ Japanese Patent Office		Authorized officer					
Pacsimile No		Telephone No.					

A 2500 A	漢する分野の分類(国際特許分類(IPC))		
Int. Cl' CO			
	·	•	
3. 育宝を1	F-+AE		
は本と行った	小服資料(協議特許分額(IPC))		
	63/32, 3/30, 3/12, 3/14		
LAMBON	外の資料で調査を行った分野に含まれるもの	••	
日本田美用新		. •	
日本国公開實	用新安公保 1971-2000年	·	
日本四世後第	用新套公帳 1994—2000年	•	
日本国实用新	<b>東華華</b> 全報 1996-2000年		
の数据をで使り	用した電子データベース(データベースの名称、	調査に使用した用語)	
			•
: .			
	ると認められる文献		
用文献の			選挙する
カテゴリーキ			請求の範囲の書号
A	JP, 1-279670, A(日本電気株式会社)9.	11月.1989(09.11.89)全文、	1-165
	第1-3図(ファミリーなし)	•	
ŧ			
A	JP, 9-197313, A(日本電気株式会社)31	.7月.1997(31.07.97)全文、	1-165
	第1一7回(ファミリーなし)	•	
A	JP, 9-264810, A (旭光学工業株式会社)	7.10月.1997(07.10.97)全	1-165
	文、第1-3図(ファミリーなし)		1
		•	
C模の統	きにも文献が列挙されている。	□ パテントファミリーに関する	別紙を参照。
	n+÷-11-	の日の後に公表された文献	
平 5 用火剤(	のカテゴリー 連のある文献ではなく、一般的技能水準を示す	「丁」国集出頭日叉は優先日後に公司	された文献であって
60		て出版と矛盾するものではない	く、労労の原理文は国
E BEN	農資金の出額または特件であるが、調整出版日	台の理解のために引用するもの	· · · · · · · · · · · · · · · · · · ·
以後に	公表されたもの トラに見ばる場合とも文字とは他の文章の形容	「X」特に資達のある文献であって、 の新規性又は遠掛性がないと	richato
「し」換失課	主要に最適を撮影する文献又は私の文献の発行くな他の特別な適当を確立するために引用する	「Y」特に関連のある文献であって、	当は大阪と他の15
XX (	理由を付す)	上の文献との、当業者にとって	て自動である場合せた
TO! DEE	上心器状、使用、風水等に含及する文献	よって進歩性がないと考えら	1510
[P] EER	題目前で、かつ個先権の主張の基礎となる出版	「&」同一パテントファミリー文献	
国際調査を完	了した日 16,08.00	国政策宣传中の共革日 29.0	08.00
		MACRES (MENA SER)	7 2G 7907
国際耐金銀貨の名称及びあて先 日本国特許庁(ISA/JP)		特許庁審査官(権限のある職員) 江成 克己	
	銀行 (13A/ ) 「/ 銀行 (13A/ ) 「/ (13		
	每年代用区量於国三丁目 4 套 3 号	電話番号 03-3681-110	1 内華 3226